串行数据经过串并转换成4位并行数据输出，而后再经过并串转换成串行数据输出，验证输出与输入相同，只是有延时。
详见附录。https://static.assets-stash.eet-china.com/album/old-resources/2009/11/17/907f5ec8-a061-4914-b51f-bc1a1e58db3f.rar
- 上一篇： 有限状态机
- 下一篇： 32个优秀FPGA/CPLD网站
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户235210 2010-01-03 18:59
- 近期做的Spartan3E板子的几个实验(1)
- 旋转开关控制LED ...
-
- 近期做的Spartan3E板子的几个实验(5)
- 串行通信实验，设置波特率为9600或19200。在计算机断电的情况下，将实验板的串行接口线接到计算机的RS232接口上，计算机通过RS232接口向实验板发送数据，实验板应该能够正确接收到这些数据，并且...
-
- 近期做的Spartan3E板子的几个实验(4)
- PS/2 键盘通信实验。利用实验板上的PS/2接口，实现键盘与实验板间的数据通信，并且将从键盘接收到的信号解码后通过LCD进行显示。 ...
-
- 近期做的Spartan3E板子的几个实验(3)
- 运动计时器的设计。设计要求：<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /> ...
-
- 32个优秀FPGA/CPLD网站
- 1. OPENCORES.ORG这里提供非常多，非常好的PLD了内核，8051内核就可以在里面找到。进入后，选择project或者由http//www.opencores.org/browse.cgi...
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
用户212563 2009-12-4 14:28