原创 高速电路设计基本知识总结

高速电路比低速电路复杂，究其根本原因来源于随着信号频率的提升，信号不再单纯表现为电流的流动，而是表现出波的特性。(此处信号频率指的不是时钟的频率，而是信号上升/下降沿时间的倒数的0.35倍左右)。提到波，首先想到的当然是著名的麦克斯韦理论。该理论也是引导我们分析高速电路的基础。由该理论我们知道，快速变化的电流将导致磁通量的产生，而磁通量的产生又使得感应电动势的产生。同时，距离较近的两根传输线通过磁通量将进行干扰和耦合。说到这里，大家是否对高速电路的复杂性有所感受了呢？我想是的。幸运的是，我们已经站在了巨人的肩膀上，高速电路的分析已经相对成熟。下面简要总结一下高速电路分析及设计中的基础知识。

1. 信号完整性：信号完整性指的是信号通过传输线传播时的信号质量和时序问题。从该定义我们可以分析出，信号完整性主要包括两个方面，一个是信号质量，一个是时序。信号质量当然指的就是信号通过一段传输线以后发生的波形变化。为什么信号通过一段传输线会发生信号质量的问题呢？提到这，当然需要知道什么是传输线以及传输线的特性。广义传输线指的是引导电磁波沿一定方向传输的导体、介质或由它们组成的导行系统。我们一般讨论的传输线是指微波传输线，是长线理论，即当传输线的几何尺寸与电磁波的波长可以相比拟时，必须考虑传输线的分布参数。也就是说，随着信号上升时间的变短，信号的频率变快，信号的波长变大，使得传输线的尺寸和信号的波长在同一个或相邻的数量级上，此时，传输线就不仅仅是一根具有阻抗的导线了，它会表现出寄生电容和寄生电感。下面就从传输线的阻抗、容抗和感抗三个方面分析一下对信号完整性的影响。

（1）阻抗：我们知道两个串联的电阻有分压的效果，即电压并未完全传递。与此类似，如果高速信号通过传输线传输时，遇到阻抗不连续的点，那么信号也不会完全传递，而是会发生反射，未传递过去的部分信号将返回。很显然，如果发生发射将会影响信号完整性。准确地说，反射将会带来信号的振铃、上冲和下冲等问题。因此，我们要尽量确保信号传输过程的阻抗连续。提高阻抗，需要说明一点，此处的阻抗指的是信号相对于地平面的阻抗。因此，为了保证阻抗连续，我们需要注意以下几个方面：

a. 高速信号线需要按照器件或协议的要求进行阻抗控制，为此layout之前需要SI工程师进行仿真，确定stackup及线宽。

b. 高速信号线必须有完整的参考平面。不连续的参考平面将导致阻抗不连续。

c. 在高速信号线上交流耦合电容处和connecor的Pin处要将其下的参考平面挖空，使其参考到下一层，从而补偿该处阻抗不连续的影响，使得阻抗尽可能连续。

d.高速信号换层时，要打伴随过孔，该伴随过孔的作用是提供参考平面，当然该伴随过孔的相关参数需要SI工程师事先进行仿真。

e.要进行端接，使得信号传输过程中的阻抗尽可能连续。这里需要说明，当一个驱动器后面接两个器件时，在传输线一分二处是阻抗不连续点，为了使该点阻抗连续，那么分支传输线的阻抗应该为之前的传输线阻抗的二倍，而且两个接收器件的端接也要实用二倍的阻抗。

f. 由于电源层通常需要分割，因此高速线的参考层最好选择地层。可以通过调整prepreg的厚度来实现。

（2）容抗和感抗：传输线的容抗和感抗使得传输线很容易和其他传输线耦合，从而产生干扰和噪声。为了减小这种干扰，主要有一下几种措施。

a. 高速线的传输几乎都采用差分线的形式，基于差分线的优点，我们知道这有利于减小共模干扰。也就是减小其他传输线对本传输线的干扰。

b.高速线上一般都有交流耦合电容，使得高速交流信号更好地耦合到后端。

c.要想使其他传输线对本传输线两条差分对的干扰为共模干扰，那么本传输线对内的两条线需要紧耦合，也就是说线距小于线宽。

d. 尽量远离其他传输线，遵循3W原则。实际上，我们一般使用5W原则，即差分线对间距离为大于5倍线宽。

e.差分线对内等长，防止眼图中采样点偏移。

2. 电源完整性：电源完整性也可以看做是信号完整性的一部分。指的当然是电源的质量问题。其中特别重要的一点就是地弹。之所以产生地弹，本质上是由于地平面的阻抗。我们知道当上下MOS管分别导通将带来状态的变化，但是我们也知道上下MOS管可能会有同时导通的瞬间，此时，如果多个MOS管一起发生这样的变化，那么将会有一股不可忽视的电流从电源流向地。此电流经过地平面返回电源时，阻抗不为零的地平面将产生压降。这个压降使得参考地的阻抗不再是零。因此，可能带来器件参考电平的变化，甚至会发生误操作。解决地弹的方法就是在电源和地之间放置足够的去耦电容，这些电容在发生上述情况时，将起到微小电源的作用，吸收电流。也就是说起作用的是电容的容抗部分，所以我们要选择容抗较大，Q值较高的，封装合适的电容。