我在quartus里生成了一个sopc。
如果我逻辑部分写好了,然后sof文件到fpga芯片里,然后我在nios里用debug方式进行仿真,这里只会对nios部分进行仿真。
但是如果我想nios跑着,去在quartus里用signal tap硬仿那应该怎么弄? 就是这个顺序。
发布
试了一把过程如下:逻辑部分编译完后,下载sof文件,然后去nios里打开调试,这样就可以调试nios部分了,如果在nios里某些信号改变会影响逻辑部分,然后你又想看逻辑部分接受到nios发出的信号而发生的某些改变的话,就首先得在逻辑部分添加signalTap,把需要的信号都添加进去,选择nios部分可以改变某个信号的触发方式,编译一把,把这些仿真信息也综合进去,然后和上面一样,下载sof,然后去nios部分调试,当某个逻辑部分用到的信号改变了以后,由于前面已经选择了此信号触发了,所以会在signalTap出来此条件触发后相应的时序图。
用户306131 2012-4-11 19:54
试了一把过程如下:逻辑部分编译完后,下载sof文件,然后去nios里打开调试,这样就可以调试nios部分了,如果在nios里某些信号改变会影响逻辑部分,然后你又想看逻辑部分接受到nios发出的信号而发生的某些改变的话,就首先得在逻辑部分添加signalTap,把需要的信号都添加进去,选择nios部分可以改变某个信号的触发方式,编译一把,把这些仿真信息也综合进去,然后和上面一样,下载sof,然后去nios部分调试,当某个逻辑部分用到的信号改变了以后,由于前面已经选择了此信号触发了,所以会在signalTap出来此条件触发后相应的时序图。
用户403664 2012-4-11 08:52