原创 [博客大赛] quartus 和 nios 调试 问题

2012-4-14 15:11 1619 20 22 分类: FPGA/CPLD

我在quartus里生成了一个sopc。

如果我逻辑部分写好了,然后sof文件到fpga芯片里,然后我在nios里用debug方式进行仿真,这里只会对nios部分进行仿真。

但是如果我想nios跑着,去在quartus里用signal tap硬仿那应该怎么弄? 就是这个顺序。

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

用户306131 2012-4-11 19:54

试了一把过程如下:逻辑部分编译完后,下载sof文件,然后去nios里打开调试,这样就可以调试nios部分了,如果在nios里某些信号改变会影响逻辑部分,然后你又想看逻辑部分接受到nios发出的信号而发生的某些改变的话,就首先得在逻辑部分添加signalTap,把需要的信号都添加进去,选择nios部分可以改变某个信号的触发方式,编译一把,把这些仿真信息也综合进去,然后和上面一样,下载sof,然后去nios部分调试,当某个逻辑部分用到的信号改变了以后,由于前面已经选择了此信号触发了,所以会在signalTap出来此条件触发后相应的时序图。

用户403664 2012-4-11 08:52

可以发到论坛问问看 啊
相关推荐阅读
用户306131 2012-04-14 14:45
[博客大赛] 谈菜鸟的FGPA学习方法
结合本人最近FGPA学习谈一下学习方法。由于本人也是FPGA菜鸟一枚,所以在做设计的时候总是会遇到各种问题,即使这种问题对于老手都会觉得“本来就是这样!”这么简单,但对新手来说就是想觉得很奇怪。在...
用户306131 2012-03-31 15:47
评论:@WIZnet网络芯片探究 博客中提到的“【转载】SPI、I2C、UART三种串行总线协议的区别”
好东西...
用户306131 2012-03-30 22:09
pal制式有感
pal制式是现在比较流行的一种电视制式,其中主要牵涉到两个量:帧频和行数, pal制式标准是:帧频为25HZ,行数为625行,这样可以得出:行频为:25*625=15625hz。行周期为:1/1526...
用户306131 2012-03-30 08:49
【博客大赛】Nios笔记一
在Quartus里建的sopc软核注意其数据引脚是分配成bir模式的,也就是双向的,所以在sopc外部端口的时候也得分配成bir模式,今天测试一个iic的器件,由于把数据总线分配成output的模...
用户306131 2012-03-26 22:28
[博客大赛] FPGA菜鸟入门前的准备
学习FPGA已经有一个多月了,感觉还是有所收获,在此分享一下一些学习心得。   至于什么是FPGA那就不扯了,网上到处都是,时下也就: FPGA/cpld, ARM, DSP算是比较牛X的...
我要评论
2
20
关闭 站长推荐上一条 /3 下一条