原创高速 ADC 的电源设计（第二部分）

 2011-12-26 15:59  1466 7 7 分类: MCU/ 嵌入式

图 10 使用 ADS6148EVM 的 5 个实验电源结构

实验6—将一个 5-V 实验室电源连接到两个低噪声 LDO（一个使用 3.3-V 输出，另一个使用 1.8-V 输出）的输入。LDO 并未给实验室电源带来任何有影响的噪声。

实验 7—将一个 10-V 实验室电源连接到 TPS5420 降压稳压器，其与一个 5.3-V 输出连接，像“实验 2”连接 ADS5483 一样。TPS79501 生成了一个过滤后的 5.0-V 电压轨，其向 3.3-V 输出和 1.8-V 输出 LDO 提供输入，如图 10 所示。

实验 8—所有 3.3-V_VDDA电压轨 LDO 均被绕过。TPS5420 配置为一个 3.3-V 输出，该输出直接连接到 3.3-V_VDDA电压轨。TPS79601 生成 1.8-V_DVDD电压轨，并通过一个外部 5-V 实验室电源供电。

实验 9—该实验配置方法与“实验 8”相同，但去除了 TPS5420 输出的 RC 缓冲器电路。

实验 10—一个 4-Ω 功率电阻连接到 TPS5420 的 3.3-V 输出。这样做可极大地增加 TPS5420 的输出电流，从而模拟一个附加负载。另外，像“实验 5”的 ADS5483 一样，它带来了更高的开关杂散和更多的振铃。

图 11 显示了“实验 7”、“实验 8”和“实验 9”产生的一些 3.3-V_VDDA输出波形。有或无 LDO 的峰值电压振幅几乎没有差异，但 RC 缓冲器可降低 60% 的峰值噪声。

图 11 铁氧体磁珠后测得 3.3-V_VDDA电压轨实验示波器截图对比

测量结果

利用输入信号频率扫描，通过对比“实验 6”到“实验 10”，我们可以研究 ADS6148 对电源噪声的敏感性。先使用135 MSPS 然后使用 210 MSPS 的采样速率 (f_s) 对三个 ADS6148EVM 进行数次实验。我们没有探测到有较大的性能差异。

使用 135-MSPS 采样速率，SNR 和 SFDR 的频率扫描如图 12 所示。高达 300MHz 输入频率下 SNR 的最大变化为 0.1 到 0.2dB。但是，一旦移除了 RC 缓冲器电路，噪声便极大增加，从而降低 SNR 约 0.5 到 1dB。

图 12b 显示了 5 次 ADS6148 实验输入频率的 SFDR 变化。我们没有观测到较大的性能降低。

图 12 10 到 300MHz 的输入频率扫描

对比图 13 所示 FFT 图，我们知道了无 RC 缓冲器 SNR 稍微减少的原因。去除 RC 缓冲器电路后，在 ADS6148 输出能谱中，我们可以看到分布间隔约为 500kHz（TPS5420 开关频率）的众多小杂散，如图 13 所示。相比 ADS5483，这些小杂散更占主导，并且因为 ADS6148 的固有低 PSRR SNR 大大降低。但是，图 13 所示 FFT 图还表明添加的 RC 缓冲器电路较好地弥补了这一不足。

图 13 大批杂散的 65k 点 FFT 图

图 14 所示标准化 FFT 图表明开关稳压器的杂散高出 ADC 平均噪声层约 5 到 6dB。其非常低，以至于其对 SFDR 减少无法产生影响，但却明显地影响了 ADC 的 SNR。

图 14 标准化 FFT 图表明使用 RC 缓冲器的好处

结论

本文中介绍的一些实验表明：使用高性能 BiCOM 技术和低功耗 CMOS 技术设计的数据转换器可以直接通过一个开关式调节器来驱动。但是，要求采取一些必要的预防措施（例如：精心的布局和恰当的 RC 缓冲器滤波器等），目的是消除产生自 ADC 输出和 SNR 降级的开关频率杂散。如果将 LDO 从电源链去除能够实现明显的节能，就是出现一点点的 SNR 降级也是值得的。