原创 【博客大赛】常见触发器-锁存器电路结构完整版

2013-8-14 10:49 3108 15 15 分类: FPGA/CPLD

1、什么是触发器?

能够存储1位二值信号的基本单元电路统称触发器。

 

2SR锁存器:其是各种触发器电路的基本构成部分。没有触发信号,电路状态的更改只能通过输入信号。

20130814104421270004.jpg20130814104429781005.jpg

 

3电平触发的触发器

只有触发信号为有效电平后,触发器才能按输入的置零置一信号设成相应的状态。通常这个触发信号为时钟信号。

20130814104438970006.jpg

带异步置位和异步复位的电平触发触发器

20130814104445568007.jpg

电平触发的D触发器(D锁存器)

20130814104453906008.jpg

利用CMOS传输门构成的D锁存器

20130814104457190009.jpg

4、脉冲触发的触发器:希望在每个CLK周期里输出端的状态只能改变一次。

主从SR触发器:由两个同样的电平触发SR触发器组成

20130814104505742010.jpg

主从JK触发器

20130814104511240011.jpg

脉冲触发的特点:

1)。触发器的翻转分两步。第一步CLK=1时主触发器接收输入端的信号,被置为相应的状态,而从触发器不动。第二步CLK下降沿到来时从触发器按照主触发器的状态翻转,即输出端状态的改变发生在下降沿。

 

5、边沿触发的触发器

希望触发器的次态仅仅取决于CLK信号下降沿(或上升沿)到达时输入信号的状态

 

用两个电平触发的D触发器组成的边沿触发器

20130814104520366012.jpg

为了实现异步置位、复位功能,需要引入SDRD信号。

20130814104528264013.jpg

7、触发器的逻辑功能描述

SR触发器的特性方程和状态转换图:

20130814104537549014.jpg20130814104545645015.jpg

JK触发器的特性方程和状态转换图

20130814104555149016.jpg20130814104605614017.jpg

T触发器的特性方程和状态转换图

20130814104614477018.jpg20130814104622724019.jpg

D触发器的特性方程和状态转换图

20130814104631603020.jpg20130814104640600021.jpg

JK触发器的逻辑功能最强,它包含了SR触发器和T触发器的所有逻辑功能。只要将JK触发器的JK端当作SR端使用,就可以实现SR触发器。在需要T触发器时,只要将JK连在一起当作T端使用,实现T触发器的功能。

 

两个电平触发D触发器构成的边沿触发JK触发器

20130814104649430022.jpg

20130814104659858023.jpg

 

文章评论0条评论)

登录后参与讨论
我要评论
0
15
关闭 站长推荐上一条 /2 下一条