学习FPGA和Verilog时间不是很长很长，可仔细一算还是有段时间了，由于自身原因或者别的原因，FPGA和Verilog就一直没学好，虽然特权同学的学习方法和博客给了我太多的帮助，却还是，此处省略好多字…
一个偶然的机会，我下载了akuei2的建模学习笔记，可以让我彻底走出了黑暗，迈进了FPGA大门，才发现里面是多么的精彩、多么的神奇，多么的好玩…
引用他的建模准则(见：http://blog.endchina.com/akuei2)
1.有“组织模块”和“功能模块”。
2.“低级建模”模块中的“功能模块”均称之为”低级功能模块“。
3.”低级功能模块“的特点：又开始信号（Start_Sig），结束信号（Done_Sig），一个模块只有一个功能。
4.多个”低级功能模块“组织起来称为”组织模块“。
注意：”功能模块“又分为”低级功能模块“和”非低级功能模块“。
- 上一篇： 小试EDN的新博客专栏
- 下一篇： 学写TestBench
文章评论（5条评论）
登录后参与讨论-
返回顶部
-
用户403664 2012-12-10 14:29
残弈悟恩 2012-11-20 21:14
用户1685304 2012-11-20 12:48
网址打不开
残弈悟恩 2012-11-13 23:00
用户432273 2012-11-12 23:57