原创 TimeQuest进阶（二）

摘要：做任何事都得有步骤，创新滴除外…

在FPGA时序的约束过程中，TimeQuest的操作是多种多样的，最后自己觉得还是有个属于自己的步骤，这样可以方便以后的操作流程。

（一）

1.在新建Quartus下建立工程，肯定是必须的。

2.新建SDC文件，保保存也是必须的。

3.打开TimeQuest。

4.双击Create Timing Netlist。

5.回到Quartus下，Edit --> Insert Constraints(按自己的分析需要)，Setting 中添加SDC，之后编译工程。

6.之后再回到TimeQuest，Read SDC File。

7.查看报告，计算、分析。

以上过长一直循环，像“打鼹鼠（其实我们甘肃会宁人叫“蛤蛤”，我哥还是一个打蛤蛤的高手了 ^_^）”一样。

若以后更改了约束文件，则按此流程来操作。

1.Update Timing Netlist                                     2.Write SDC File

3.Read Timing Netlist                                        4.打“蛤蛤”