原创 ERROR:NgdBuild:604

2011-9-2 15:13 5346 5 7 分类: FPGA/CPLD

转:http://blog.sina.com.cn/s/blog_65fe229d0100pwfg.html

 

今天在仿真FIFO核时,将.xco文件换成相应的.v 文件时,综合可以通过,但是在implement时报出一个奇怪的错误,ERROR:NgdBuild:604 - logical block 'u_small_fifo_ip' with type 'small_fifo_ip'could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, or the misspelling of a type name.Symbol 'small_fifo_ip' is not supported in target 'virtex4'.后来在ISE中implememt中右键在translate properties中"-sd: Macro search Path" 中加上EDK工程的implementation子目录的路径,也就是.V文件所在的路径。

下班后回来百度一下,果真有一些人遇到多这样的问题,现在就我查到的知识和个人的理解整理如下:

1、这个问题不是常见的,也就是说一般的版本偶不会有这样的问题出现,以前用过9.2和10.1版本都没有这样的问题,看了一下ISE的官方网站,说12.1和12.2有这样的问题,还有我用的12.5都会有这样的问题出现。

2、遇到这个问题,第一种方法是如上在ISE中implememt中右键在Translate /process propreties中"-sd: Macro search Path" 中加上EDK工程的implementation子目录的路径,也就是.V文件所在的路径。

3、按照官方给出的解决方法加上(* box_type = "user_black_box" *)就好了,我们调用的IP核的内部结构都是保密的,也就是BLACK BOX加了这一句,也就是指向了你导入的那些报错,安装上面第二的解决方法,在Translate /process propreties将"-sd: Macro search Path"中添加了我的项目下的ipcore_dir目录(生成的IPCORE的顶层.V文件都在这个目录下),然后重新Implememt,问题解决了。

20110902151350001.gif

PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

用户377235 2014-2-28 20:42

我也没有解决哎

用户443625 2013-8-21 10:28

你好,为什么我这么设置之后还不能解决问题?
相关推荐阅读
用户376082 2010-10-15 13:57
数码管动态显示+UART实验
硬件:EP2C5Q208C8  4位数码管 RS232串口功能:板子接受通过RS232接受串口调试助手发送的一个字节数据,然后将其转化成0~~255的十进制数,在4位数码管上,显示出来(只用到了3位)...
用户376082 2010-10-12 19:06
功能仿真、综合后仿真、布线后仿真以及板级仿真
FPGA & CPLD开发中,功能仿真、综合后仿真、布局布线后仿真以及板级仿真的概念功能仿真,有时也叫前仿真,对设计输入的功能进行仿真,考虑的是理想化的情况,没有门延迟,没有布线延迟。综合的过...
用户376082 2010-10-12 19:02
verilog的可综合以及不可综合(转)
因为Verilog是一种硬件描述语言,所以在写Verilog语言时,首先要有所要写的module在硬件上如何实现的概念,而不是去想编译器如何去解释这个module. 比如在决定是否使用reg定义时,要...
用户376082 2010-10-11 21:24
利用ModelSim仿真的第一个程序
我的开发环境是:Quartus 8.0 + ModelSim-Altera 6.1g 1 这两个软件是别人买开发板的光盘中带的,其中Quartus 8.0 给了破解,可是ModelSim-Altera...
用户376082 2010-10-11 18:01
基于Altera Quartus II的模块化设计应用
转:http://article.ednchina.com/Other/20081128090421.htm和ISE不一样,Quartus II代码的模块化视图并不是你把子模块例化到顶层模块以后就能马...
EE直播间
更多
我要评论
2
5
关闭 站长推荐上一条 /3 下一条