用户376082的文章-面包板社区

 

文章

首页 我的博文

用户376082 2011-9-2 15:13: ERROR:NgdBuild:604; 转： http://blog.sina.com.cn/s/blog_65fe229d0100pwfg.html 今天在仿真FIFO核时，将.xco文件换成相应的.v 文件时，综合可以通过，但是在implement时 ...; 5346 5 2 7

用户376082 2010-10-15 13:57: 数码管动态显示+UART实验; 硬件：EP2C5Q208C8 4位数码管 RS232串口功能：板子接受通过RS232接受串口调试助手发送的一个字节数据，然后将其转化成0~~255的十进制数，在4位数码管上， ...; 1958 6 0 6

用户376082 2010-10-12 19:06: 功能仿真、综合后仿真、布线后仿真以及板级仿真; FPGA CPLD开发中，功能仿真、综合后仿真、布局布线后仿真以及板级仿真的概念功能仿真，有时也叫前仿真，对设计输入的功能进行仿真，考虑的是理想化的情况 ...; 2188 8 0 8

用户376082 2010-10-12 19:02: verilog的可综合以及不可综合（转）; 因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module. 比如在决定 ...; 2173 7 0 7

用户376082 2010-10-11 21:24: 利用ModelSim仿真的第一个程序; 我的开发环境是：Quartus 8.0 + ModelSim-Altera 6.1g 1 这两个软件是别人买开发板的光盘中带的，其中Quartus 8.0 给了破解，可是ModelSim-Altera 6.1g 没 ...; 2513 7 0 7

用户376082 2010-10-11 18:01: 基于Altera Quartus II的模块化设计应用; 转： http://article.ednchina.com/Other/20081128090421.htm 和ISE不一样，Quartus II代码的模块化视图并不是你把子模块例化到顶层模块以后就能马上在工程 ...; 1675 13 0 13

用户376082 2010-10-9 17:53: 转)Quartus II 中常见Warning 原因及解决方法; 原文地址： (转)Quartus II 中常见Warning 原因及解决方法收藏作者：冰山 1.Found clock-sensitive change during active clock edg ...; 1809 7 0 7

用户376082 2010-10-9 15:53: 学习FPGA前3天; 去年从同学那里要了一块FPGA的空板，最近没什么事，所以就按着电路图在淘宝上买了一些需要的元器件，主芯片是ALTERA的EP2C5Q208C8，4800个LE，对 ...; 2756 9 0 9

关闭站长推荐

上一条

/3

下一条