前面我们介绍了预加重或者去加重技术对于克服传输通道损耗、改善高速数字信号接收端信号质量的作用,但是当信号速率进一步提高或者传输距离更长时,仅仅在发送端已不能充分补偿传输通道带来的损耗,这时就需要在接收端同时使用均衡技术来进一步改善信号质量。
均衡技术在通信中有广泛应用,比如在无线通信中可以用于补偿多径效应。
而对于高速数字信号来说,这是在数字信号的接收端进行的一种补偿高频损耗的技术。常见的信号均衡技术有3种:CTLE(continuous time linear equalization),FFE(feed forward equalization)和DFE(decision feedback equalization)。
CTLE是在接收端提供一个高通滤波器,这个高通滤波器可以对信号里的主要高频分量进行放大,这点和发送端的预加重技术带来的效果是类似的。下图是USB3.0总线在接收端使用的CTLE均衡器的频响曲线的例子。
下图反映出的是一个5Gbps的信号经过35英寸的FR4板材传输后的眼图,以及经过CTLE均衡后对眼图的改善。
FFE均衡的作用基本上类似于 FIR(有限脉冲响应)滤波器,其方法是根据相邻比特的电压幅度的加权值来进行当前比特幅度的修正,每个相邻比特的加权系数直接和通道的冲击响应有关。下面是一个三阶FFE 的数学描述:
e(t) = c0r(t – (0TD)) + c1r(t – (1TD)) + c2r(t – (2TD))
其中:
• e(t) 是时间 t 时的电压波形,是经校正(或均衡)后的电压波形。
• TD 是时间延迟(抽头的时间延迟)。
• r(t-nTD) 是距离当前时间 n 个抽头延迟之前波形,是未经校正(或均衡)的波形。
• cn 是校正系数(抽头系数),用于距离当前时间 n 个抽头延迟之前波形,二者相乘,然后累加,最后得到校正(或均衡)后的电压波形
在上面的三抽头FFE例子中,FFE 对当前比特位置和其前面两个比特位置的电压进行加权校正,然后累加,获得了波形中当前比特位置处的校正(或均衡)后的电压电平。一旦当前比特位置处的电压电平经过校正,算法会进入下一个感兴趣的比特位置并重复上述过程,这种情况将一直持续到整个波形都经过校正。下图反映出来的是FFE均衡对信号改善的影响。
CTLE和FFE都是线性均衡技术,而DFE则是非线性均衡技术。DFE技术是通过相邻bit的判决电平对当前bit的判决阈值进行修正,设计合理的DFE可以有效补偿ISI对信号造成的影响。为了便于讨论,我们假设使用的 DFE 算法使用两个抽头系数。在查看 DFE 的数学模型之前,我们有必要先了解该算法的目的。通常,DFE计算出一个校正值,然后将其添加到逻辑判决阈值中(超过该阈值的电压被视为逻辑高或逻辑1,低于该阈值的电压被视为逻辑低或逻辑0)。因此,DFE 会改变当前比特的判决阈值(增大或降低) ,并根据这个新的均衡阈值电平对波形重新执行逻辑判断。 下面是两抽头 DFE 算法的数学模型:
V(k) = c1s(k – 1) + c2(k – 2)
其中:
• V(k) 是校正后的电压阈值,用于判决比特位置K的逻辑状态是1还是0。
• s(k-n) 是位于比特位置 k 之前 n 个比特处的逻辑值(逻辑状态)。
• cn 是位于感兴趣比特位置之前 n 个比特处的校正系数(抽头系数)。
对于两抽头 DFE 来说,需要先确定当前比特位置之前的两个比特的逻辑状态值,随后算法将用其比特逻辑值乘以相应的抽头系数,最后累加起来,得出当前比特的判决阈值偏移量,许多 DFE 算法将该偏移量直接应用到阈值电压上。DFE正确工作的前提是相邻比特的电平判决是正确的,所以对于信号的信噪比有一定要求。
CTLE和FFE 的均衡器芯片(或算法)不像使用DFE的芯片(或算法)那样复杂,比DFE芯片需要的门电路更少,因此在大多数情况下,设计人员都会优先选择CTLE或FFE的均衡方法。而在更复杂和高速的情况下,一般情况下是先用CTLE或FFE来把信号眼图打开,然后再用DFE进一步优化。
在非常高速和长距离的信号传输中,通常是把预加重和均衡技术结合使用。首先在发送端提升高频分量,经过通道的损耗到达接收端后,再通过均衡技术改善信号,从而实现长距离(>50cm)、高速( >10Gbps)的信号传输。下图显示的是预加重和均衡技术在高速数字信号传输中的应用环境以及对信号的改善效果。
文章评论(0条评论)
登录后参与讨论