1. TimeGen
TimeGen是一个用户画时序图的CAD工具，其时序图波形可以复制并粘贴到其他应用程序，用于书写设计规范。
图源：TimeGen官网
实例：
图源：baidu
可以把时序图转成ASCII，然后复制到Verilog/VHDL的文件中。
官网更新到3.3了：http://www.xfusionsoftware.com/index.html
2. AndyTiming
AndyTiming是用符号代码代表单位时间内的波形。如图：
图源：矽说/李一雷
评价：1. 波形清晰，可以bmp格式导出。波形代码可以.atd文件形式保存以便下次调用。2. 添加文字方便，但等号必须对齐，手动对齐有点不方便。
3. TimingDesigner
较上面两种工具更专业，也要更复杂一些。
TimingDesigner既用于系统级设计，用于时序分析和文档编制，也用于ASIC / FPGA设计中，用于接口规范，以及创建SDC时序约束。
图源：TimingDesigner官网
4. WaveDrom
WaveDrom是一个基于js的画时序图的工具。较AndyTiming功能更强大，画得也更漂亮，不过上手就复杂一些了。可以在线画，也可以下载本地版。
在线版：http://wavedrom.com/editor.html
本地版下载（Github）：https://github.com/wavedrom/wavedrom.github.io/releases
详细的教程：
http://wavedrom.com/tutorial.html25
图源：WaveDrom官网
相关推荐阅读
-
Evan.i 2022-05-10 15:52
- 深圳2022年重大项目计划清单：华为新基地、小米总部、半导体大项目在列（附统计清单）
- 近日，深圳市发展和改革委员会公布深圳市2022年重大项目计划清单，共计883项。清单中，包含不少半导体领域项目，例如中芯国际集成电路制造（深圳）有限公司12英寸集成电路生产线项目(F16)、中芯国际集...
-
- 一线电子工程师如何看待炙手可热的RISC-V？
- RISC-V 绝对是半导体业界近几年最火的关键词之一。越来越多的芯片厂商加入这一阵营。截至今年7月，RISC-V基金会已经吸引178家企业及研究机构加入，成员总数超过327家。与此同时，越来越多的工程...
-
- 抑制嵌入式系统设计的复杂性
- 抑制嵌入式系统设计的复杂性作者：Lucio Di Jasio，Microchip 简介 Raspberry Pi系列不久前通过全新的Raspberry Pi Zero W1（2017年2...
-
- 诺贝尔物理学奖得主、“光纤之父”高锟逝世，享年84岁
- 老先生一路走好。9月23日，诺贝尔物理学奖得主、香港中文大学前校长高锟逝世，享年84岁。香港中文大学发文敬悼：敬悼中大前校长及光纤之父高锟教授。以下为全文：香港中文大学（中大）第三任校长、工程学荣誉讲...
-
- 哪些编程语言最受公司欢迎？
- 全球最大的招聘求职网站Indeed，根据今年5月到8月的众多公司软件职位的招聘信息，统计了哪些语言更受欢迎。以下列表右边的数字表示，有百分之多少的公司在招聘职位时列出了这种编程语言。例如，在硅谷，35...
-
- K.O.电网，只需要几万台空调...
- 在最近的USENIX安全研讨会上，普林斯顿大学电气工程系的研究人员介绍了一种通过物联网操纵的潜在电网攻击，《BlackIoT：高功率设备的物联网僵尸网络可能会扰乱电网》（论文地址：https://ww...
EE直播间
更多
-
Fabless100系列技术和应用直播 – 蓝牙音频/网络技术的最新应用和市场趋势 直播时间： 06月16日 10:00 -
Fabless100系列技术和应用直播 – GPU助力数据中心高性能计算和AI大模型的开发 直播时间： 06月27日 10:00 -
创芯未来：是德科技前沿技术交流会 – 深圳高校专场 直播时间： 06月28日 13:30 -
Fabless100系列技术和应用直播 – 工业MCU的设计、测试及应用市场分析 直播时间： 07月14日 10:00
1
2
3
4
5
6
7
8
9
0
关闭
热点推荐
/4 
/4
文章评论（0条评论）
登录后参与讨论