原创 Xilinx System Generator 学习笔记（2）编译 Matlab到FPGA

 2017-10-19 09:38  2301 9 9 分类: FPGA/CPLD

一、模型的设计原理

SysGen 通过使用MCode模块提供了对Matlab的直接支持。MCode模块支持将输入值应用到M函数，用于对使用Xilinx定点数据类型的评估，并且在每个采样周期进行评估。模块通过使用永久的状态变量来保持内部状态。模块的输入端口是由M函数指定的输入变量所决定的，输出端口由M函数的输出变量决定。这个模块为构建有限状态机、控制逻辑等，提供一个便捷的方法。

下面通过MCode构建两个滤波器，并将两个模块的计算结果进行比较。

二、

simple_fir.m 文件

function y = simple_fir(x,lat,coefs,len,c_nbits,c_binpt,o_nbits,o_binpt)

coef_prec = {xlSigned,c_nbits,c_binpt,xlRound,xlWrap};

out_prec = {xlSigned,o_nbits,o_binpt};

coefs_xfix = xfix(coef_prec,coefs);

persistent coef_vec,coef_vec = xl_state(coefs_xfix,coef_prec);

persistent x_line,x_line = xl_state(zeros(1,len-1),x);

persistent p,p = xl_state(zeros(1,lat),out_prec,lat);

sum = x * coef_vec(0);

for idx = 1:len-1

sum = sum + x_line(idx-1) * coef_vec(idx);

sum  = xfix(out_prec,sum);

end

y = p.back;

p.push_front_pop_back(sum);

x_line.push_front_pop_back(x);

fir_tranpose.m文件

function y = fir_transpose(x,lat,coefs,len,c_nbits,c_binpt,o_nbits,o_binpt)

coef_prec = {xlSigned,c_nbits,c_binpt,xlRound,xlWrap};

out_prec = {xlSigned,o_nbits,o_binpt};

coefs_xfix = xfix(coef_prec,coefs);

persistent coef_vec,coef_vec = xl_state(coefs_xfix,coef_prec);

persistent reg_line, reg_line = xl_state(zeros(1,len),out_prec);

if lat <= 0

error('latency must be at least 1');

end

lat  = lat -1;

persistent dly,

if lat <= 0

y = reg_line.back;

else

dly = xl_state(zeros(1,lat),out_prec,lat);

y = dly.back;

dly.push_front_pop_back(reg_line.back);

end



for idx = len-1:-1:1

reg_line(idx) = reg_line(idx-1) + coef_vec(len-idx-1)*x;

end



reg_line(0) = coef_vec(len-1) * x;