原创 关于DDR4的绕等长,您想知道的这本书上都有

2022-9-28 11:01 168 0 分类: PCB

作者:一博科技高速先生成员  肖勇超

对于DDR4的设计,相信攻城狮们经历过万千项目的历练,肯定是很得心应手,应该已经有自己的独门技巧了。比如选择合适的拓扑结构,信号同组同层,容性负载补偿,加上拉电阻等等。但是对于时序方面的控制,理论上只有一个办法——绕等长,速率越高的DDR4,等长控制越严格,从±100mil,到±50mil,甚至±5mil……

一个平平无奇的日子,网红芬带着新合作的客户项目经理李工来找我,客户对我们做某FPGA DDR4设计要求有疑问,说我给的等长规则不对,为啥要按时间设置等长,以及他看到规则管理器的长度差很大,其中时钟和地址信号长度明显超过了手册spec要求,以前用P软件设计从来没有出现这样的问题。紧接着李工急促说道:“我们设计的DDR4项目本来就运行不到2400Mbps,找你们debug优化设计,就是信任你们的品牌,你们这样做设计让我感觉很不专业,我们项目很重要……”


某FPGA等长要求

对于李工个中艰辛自不必多说,我们相当明白他的痛点。我问道:“李工你们对于DDR4换层过孔的补偿在P软件是如何考量的?pin delay是怎样设置的?表层布线和内层布线长度一样,就是时序一样了吗?”李工当场就愣住了!
 
高速先生以前说过,等长从来都不是目的,DDRx系统要求的是等时,除了差分对内的等时是为了相位之外,绝大多数的等时都是为了时序!现在流行重要的事情说三遍:等时,等时,等时!那如何保证我们的DDR4 PCB设计是等时的呢?大致可以按照下面的操作步骤来。

做等长第一步是要设置准确的层叠参数,介质厚度和Dk。在设计过程中我们需要将设计层叠发送给板厂做加工层叠确认和备料。加工备料层叠如下图所示: 

根据备料层叠按照材料手册来设置相关的介质厚度和Dk/Df参数: 
点击Setup菜单栏下方-Materials,即可以打开allegro自带的材料参数表,由于我们使用M6-G材料需要自定义增加相关材料参数,选中表格点击右键即可增加自定义的材料参数。
自定义一个自己使用习惯的名字,既可设置不同频率下的Dk/Df,也可设置不同温度下的Dk/Df,相关数据设置如下所示:
设置好材料参数之后,就可以打开层叠将相关参数设置好,这样我们对于层叠部分的设置就基本完成了,如下所示:
接着就可以导入Pin delay和设置等长规则了,我们的网红芬就是按照上述操作设置的相关规则。对于相关操作大家感兴趣的也可以参考我们和cadence联合最新出版的红宝书《Cadence印制电路板设计--Allegro PCB Editor设计指南》(第3版)。对,就是下图这本。
 对于已经拥有第一/二版本红宝书的小伙伴们可以查阅之前的书籍设置或者查看高速先生刘大侠之前写的cadence等长规则设置,设置规则反正就是左键不行用右键,调皮偷懒就来Skill啦!

文章评论0条评论)

登录后参与讨论
相关推荐阅读
一博科技 2022-11-02 14:28
新话题来啦!仿真与理论的完美结合---开篇
作者:一博科技高速先生成员  黄刚高速先生其实想写这个话题很久了,因为每年高速先生无论是在研讨会上还是客户现场,又或者是高速先生文章和客户的互动中,都有很多朋友希望高速先生多介绍一些和仿真相...
一博科技 2022-10-25 17:01
表层微带线从两端测试阻抗不一样?原因竟是……
作者:一博科技高速先生成员  周伟上回雷豹从电容焊盘处测试和从连接器端测试,结果相差6个多欧姆,没看过的可以看前文的链接:表层微带线从两端测试阻抗不一样?什么情况!!。我们先保留一点神秘,接...
一博科技 2022-10-20 14:16
不改平面不加层,微调走线抬电平
作者:一博科技高速先生成员  姜杰设计组有个小伙子叫小博,入职刚满一年,今天收到了公司发来的暖心邮件。他却高兴不起来,因为昨晚收到了一封电源仿真结果的邮件:自己独立接手的第一个设计任务,到了...
一博科技 2022-10-13 11:58
表层微带线从两端测试阻抗不一样?什么情况...
作者:一博科技高速先生成员  周伟上回和大家分享了作为新人的雷豹进行阻抗测试的一些注意事项,最近雷豹又遇到了在测试底层微带线时的一个奇怪现象,从线路两端测过去的阻抗居然相差6欧姆,真是活久见...
一博科技 2022-09-19 15:09
关于DDR4的绕等长,您想知道的这本书上都有
作者:一博科技高速先生成员  肖勇超对于DDR4的设计,相信攻城狮们经历过万千项目的历练,肯定是很得心应手,应该已经有自己的独门技巧了。比如选择合适的拓扑结构,信号同组同层,容性负载补偿,加...
我要评论
0
0
1
2
3
4
5
6
7
8
9
0
关闭 热点推荐上一条 /3 下一条