原创 SiC MOSFET栅极－源极电压的浪涌抑制方法总结

MOSFET和IGBT等功率半导体作为开关元件已被广泛应用于各种电源应用和电力线路中。其中，SiC MOSFET在近年来的应用速度与日俱增，它的工作速度非常快，以至于开关时的电压和电流的变化已经无法忽略SiC MOSFET本身的封装电感和外围电路的布线电感的影响。特别是栅极-源极间电压，当SiC MOSFET本身的电压和电流发生变化时，可能会发生意想不到的正浪涌或负浪涌，需要对此采取对策。在本文中，我们将对相应的对策进行探讨。

什么是栅极－源极电压产生的浪涌？

右侧的电路图是在桥式结构中使用SiC MOSFET时最简单的同步升压（Boost）电路。在该电路中，高边（以下称“HS”）SiC MOSFET与低边（以下称“LS”）SiC MOSFET的开关同步进行开关。当LS导通时，HS关断，而当LS关断时，HS导通，这样交替导通和关断。

由于这种开关工作，受开关侧LS电压和电流变化的影响，不仅在开关侧的LS产生浪涌，还会在同步侧的HS产生浪涌。

下面的波形图表示该电路中LS导通时和关断时的漏极－源极电压（VDS）和漏极电流（ID）的波形，以及栅极－源极电压（VGS）的动作。横轴表示时间，时间范围Tk（k=1～8）的定义如下：

T1: LS导通、SiC MOSFET电流变化期间
T2: LS导通、SiC MOSFET电压变化期间
T3: LS导通期间
T4: LS关断、SiC MOSFET电压变化期间
T5: LS关断、SiC MOSFET电流变化期间
T4～T6: HS导通之前的死区时间
T7: HS导通期间（同步整流期间）
T8: HS关断、LS导通之前的死区时间

在栅极－源极电压VGS中，发生箭头所指的事件（I）～（IV）。每条虚线是没有浪涌的原始波形。这些事件是由以下因素引起的：

事件(I)、(VI) → 漏极电流的变化（dID/dt）
事件(II)、(IV) →漏极－源极电压的变化（dVDS/dt）
事件(III)、(V) →漏极－源极电压的变化结束

在这里探讨的“栅极-源极电压产生的浪涌”就是指在这些事件中尤其影响工作的LS导通时HS发生的事件（II）以及 LS关断时HS发生的事件（IV）。

如上一篇所述，SiC功率元器件中栅极-源极电压（VGS）的正浪涌在开关侧和非开关侧均有发生，但是尤其会造成问题的是在LS（低边）导通时的非开关侧（HS：高边）的事件（II）。右侧的波形图与上一篇中给出的波形图相同。

其原因是开关侧已经处于导通状态，因此，当非开关侧的正浪涌电压超过SiC MOSFET的栅极阈值电压（VGS(th)）时，HS和LS会同时导通并流过直通电流。

只是由于SiC MOSFET的跨导比Si MOSFET的跨导小一个数量级以上，因此不会立即流过过大的直通电流。所以即使流过了直通电流，也具有足够的冷却能力，只要不超过MOSFET的Tj(max)，基本上没有问题。然而，直通电流毕竟是降低系统整体效率的直接因素，肯定不是希望出现的状态，因此就有必要增加用来来抑制浪涌电压的电路，以更大程度地确保浪涌电压不超过SiC MOSFET的VGS(th)。

抑制电路的示例如下。这些电路图是在SiC MOSFET的普通驱动电路中增加了浪涌抑制电路后的电路示例。抑制电路（a）是使用关断用的驱动电源VEE2时的电路，而抑制电路（b）是不使用VEE2的示例。在这两个电路中，VCC2都是导通用的驱动电源，OUT1是SiC MOSFET的导通/关断信号，OUT2是镜像钳位 控制信号，GND2是驱动电路的GND。

另外，下表中列出了所添加的抑制电路的功能。添加了上面电路图中红色标记的部件。

由于D2和D3通常会吸收数十ns的脉冲，因此需要尽可能将其钳制在低电压状态 ，为此通常使用肖特基势垒二极管（SBD）。另外，选择SOD-323FL等底部电极型低阻抗封装产品效果更好。

上文中，给出了一个针对栅极-源极电压中产生的浪涌的抑制电路示例。下面将会通过示例来探讨正电压浪涌的对策和其效果。

右图显示了同步升压电路中LS导通时栅极－源极电压的行为，该图在之前的文章中也使用过。要想抑制事件（II），即HS（非开关侧）的VGS的正浪涌，正如在上一篇文章的表格中所总结的，采用浪涌抑制电路的米勒钳位用MOSFET Q2、或误导通抑制电容器C1是很有效的方法（参见下面的验证电路）。

为了验证抑制电路的效果，将抑制电路单独安装在SiC MOSFET（SCT3040KR）的驱动电路上并观察了其波形。下面是所用SiC MOSFET的外观和主要规格，仅供参考。

以下电路为用来验证的抑制电路，共四种：（a）无抑制电路，（b）仅有米勒钳位用的MOSFET（Q2），（c）仅有钳位用的肖特基势垒二极管D2、D3、C2，（d）仅有误导通抑制电容器C1。通过“双脉冲测试”确认了GS的浪涌电压。

下面是使用了各验证电路的双脉冲测试的波形。这是导通时的波形，从上到下依次显示了开关侧栅极－源极电压（VGS_HS）、非开关侧栅极－源极电压（VGS_LS）、漏极－源极电压（VDS）、和漏极电流（ID）。同时，给出了前述的抑制电路（a）、（b）、（c）的波形，并将上一篇文章中的正电压抑制电路（b）的波形作为“（e）”一并列出。（e）的电路是配备了前述（b）～（d）所有抑制电路的电路。

从上面的波形图中可以明显看出，在没有对策电路的（a）和只有钳位SBD的（c）中，可以看到结果是未能抑制正浪涌电压，VGS_LS波形隆起，并显著超过了栅极导通阈值，ID也比其他电路大。也就是说，非开关侧的MOSFET（在本例中为LS）发生了误导通。

要想防止这种误动作，配备有米勒钳位电路的对策电路 （b） 是必不可少的措施。而实际安装米勒钳位电路时，需要能够驱动米勒钳位用MOSFET的控制信号。该信号需要在监控VGS电压的同时控制驱动时序，一般情况下，很多驱动IC都具有该功能，但如果使用不具有该控制功能的驱动IC，则很难实现这种对策电路。

在这种情况下，如验证电路（d）所示，可以在MOSFET的栅极－源极间连接误导通抑制电容器C1，作为浪涌对策电路。连接了误导通抑制电容器C1时的导通波形如下图所示。波形（a）是没有C1的波形，波形（b）、（c）和（d）是有C1、C1分别为2.2nF、3.3nF和4.7nF时的波形。从图中可以看出，与没有C1的（a）相比，在具有C1的（b）、（c）和（d）中，VGS_LS的波形隆起更小，ID的导通浪涌也更小。

但是，从ID的波形中也可以看出，当连接了误导通抑制电容器C1时，导通动作会根据其电容量而减慢，从而会导致开关损耗增加。因此，C1的容值应该选用所需要尽量小的值。在此次的评估中，波形（b）所示的2.2nF可以说是正合适的。

在下文中，计划介绍应对负电压浪涌的对策。

右图显示了同步升压电路中LS关断时栅极－源极电压的行为，该图在之前的文章中也使用过。要想抑制事件（IV），即HS（非开关侧）的VGS的负浪涌，正如在上文“浪涌抑制电路”的表格中所总结的，采用浪涌抑制电路的米勒钳位用MOSFET Q2、或钳位用SBD（肖特基势垒二极管）D3是很有效的方法（参见下面的验证电路）。

下面的电路是上篇中用来验证正浪涌对策的抑制电路。使用“（a）无抑制电路、（b）仅有米勒钳位用的MOSFET（Q2）、（c）仅有钳位用的肖特基势垒二极管、（d）仅有误导通抑制电容器C1”这四种电路，通过“双脉冲测试”确认了VGS的浪涌电压。

下面是双脉冲测试中关断时的波形、从上到下依次显示了开关侧栅极－源极电压（VGS_HS）、非开关侧栅极－源极电压（VGS_LS）、漏极－源极电压（VDS）和漏极电流（ID）。图中一并列出了前述的抑制电路（a）、（b）、（c）、以及同时具备抑制电路（b）和（c）的电路（e）的波形。

从这个波形图中可以看出，除了没有对策电路的（a）外，其他任何一个抑制电路都可以消除负浪涌。

接下来，请看仅连接了误导通抑制电容器C1的验证电路（d）在双脉冲测试中的关断波形。电路图与上面给出的电路图一样。波形（a）是没有C1的比较用波形，波形（b）、（c）和（d）是有C1、C1分别为2.2nF、3.3nF和4.7nF时的波形。与不加C1的（a）相比，加了C1的波形（b）、（c）、（d）中，VGS_LS的负浪涌略有降低，但效果并不明显。因此，作为对策，需要从抑制电路（b）和（c）中作出选择，但由于（c）不能抑制正浪涌，所以最终选择（b）。如果米勒钳位控制困难且无法选择抑制电路（b），则需要通过结合使用（c）和（d）来测试和优化整个系的效率。

浪涌抑制电路的元器件布局和焊盘布局会直接影响浪涌抑制效果，因此为了获得理想的效果，在此介绍几点需要着重注意的问题。首先，请看浪涌抑制电路和电路板布局的示例。该电路图是此前用过的电路图的一部分。电路板上配置了HS和LS两个电路。

浪涌抑制电路和电路板布局示例

在这块电路板上，桥式结构的HS MOSFET配置在上方，LS MOSFET配置在下方，栅极引脚和驱动器源极引脚被配置在各MOSFET的下方。VGS浪涌电压抑制电路紧靠各栅极引脚配置，是以最短距离连接的。这种精心的布局旨在更大程度地降低寄生电容、电感和电阻。

接下来，请看浪涌抑制电路的焊盘图案布局。

如果具有多个浪涌抑制电路，那么应当优先确定米勒钳位用MOSFET（Q2）的安装位置。其次时配置负浪涌钳位SBD（D2）及其旁路电容（C2），并按正浪涌钳位SBD（D3）、旁路电容（C3）和误导通抑制电容（C1）的顺序决定配置位置。这样做的原因是由于布线电感的影响，会导致浪涌抑制效果大大降低，尤其是当米勒钳位MOSFET距离只有几厘米时。

另外，非常重要的一点是，要尽量缩短由浪涌抑制电路的回流线（从驱动器源极引脚返回的线）和浪涌抑制电路的布线所形成的环路。由于SiC MOSFET的高速开关，ID中的di/dt会引起较大的EMI，所以其布线环路应尽量避免受ID产生的EMI的影响。这次评估的电路板是4层结构，第2层全为回流线。因此，可以将回流线直接置于浪涌抑制电路正下方，从而可以更大程度地缩小环路面积。

如果来自驱动电源的阻抗足够小，那么就不需要与钳位SBD并设的旁路电容器，但是由于驱动电源通常距离较远，所以需要在SBD附近安装一个旁路电容器，以便SBD能够以低阻抗工作。此外，在选择电容器时，请充分考虑阻抗特性并选择在几十MHz频段上具有谐振点的电容器（0.1µF，1.0×0.5mm尺寸）。

至此，我们已经介绍过了SiC MOSFET的栅极－源极电压产生的浪涌、浪涌抑制电路、正电压浪涌对策、负电压浪涌对策和浪涌抑制电路的电路板布局注意事项。
桥式结构SiC MOSFET的栅极信号，由于工作时MOSFET之间的动作相互关联，因此导致SiC MOSFET的栅-源电压中会产生意外的电压浪涌。这种浪涌的抑制方法除了增加抑制电路外，电路板的版图布局也很重要。希望您根据具体情况，参考本系列文章中介绍的抑制方法，采取适合的措施。
在下面汇总了关键重点。

▶什么是栅极－源极电压产生的浪涌？

▶浪涌抑制电路

▶正电压浪涌对策

▶负电压浪涌对策

▶浪涌抑制电路的电路板布局注意事项