原创如何有效解決ESD静电问题？

 2020-1-23 10:31  709 6 6 分类: 模拟

　静电是人们非常熟悉的一种自然现象。静电的许多功能已经应用到军工或民用产品中，如静电除尘、静电喷涂、静电分离、静电复印等。然而，静电放电ESD却又成为电子产品和设备的一种危害，造成电子产品和设备的功能混乱甚至部件损坏。现代半导体器件的规模越来越大，工作电压越来越低，导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、CMOS电路造成的破坏等问题越来越引起人们的重视。电子设备的ESD也开始作为电磁相容性测试的一项重要内容写入国家标准和国际标准中。
　　1、静电成因及其危害
　　静电是两种电系数不同的物质摩擦时，正负极性的电荷分別积累在两个物体上而形成。当两个物体接触时，其中一个趋从于另一个吸引电子，因而两者会形成不同的充电电位。就人体而言，衣服与皮肤之间的摩擦发生的静电是人体带电主要原因之一。
　　静电源于其它物体接触时，依据电荷中和的物理存在着电荷流动，传送足够的电量以抵消电压。在高速电量的传送过程中，将产生潛在的破坏电压、电流以及电磁场。严重时，将其中物体击毁，这就是静电放电。国家标准中定义：静电放电是具有不同降低电位的物体互相靠近或直接接触引起的电荷转移（GB/T4365-1995）,一般用ESD表示。ESD会导致电子设备严重损坏或操作失常。
　　静电对器件造成的损坏有显性和隐性两种。隐性损坏在当时看不出来，但器件变得更脆弱，在过压高、温等条件下极易损坏。
　　2、产品的PCB设计
　　现在产品的PCB都是高密度板，通常为4层板，随着密度的增加，趋势是使用6层板，其设计抑制都需要考虑性能的平衡。一方面，越大的空间可以有更多的空间摆放元器件，同时，走线的线宽跟线距宽，对于EMI、音频、ESD等各方面性能都有好处。另一方面，数码产品设计的小巧又是趋势的需要。所以，设计时需要找到平衡点。就ESD問題而言，设计上需要注意的地方很多，尤其是关于GND布线的设计以及线距，很有讲究。有些产品中ESD存在很大的问题，一直找不到原因，通过反复研究跟实验，发现PCB设计中出现的问题。
　　为此，这里总结了PCB设计中应该注意的要点：
　　1、PCB板边（包括通孔Via边界）跟其它布线之间的距离在大于0.3mm;
　　2、PCB板边最好全部用GND走线包围；
　　3、GND跟其它布线之间的距离保持在0.2mm~0.3mm；
　　4、Vbat跟其它布线之间距离保持在0.2mm～0.3mm;
　　5、重要的线如Reset、Clock等于其它布线之间的距离应大于0.3mm;
　　6、大功率的线跟其它布线之间的距离保持在0.2mm～0.3mm；
　　7、不同层的GND之间应有尽可能多的通孔（VIa）相连；
　　8、在最后的铺地時应尽量避免尖角，有尖角应尽量使其平滑。

写原创有奖励！2024面包板原创奖励正在进行中