原创 Kioxia 将于 IEDM 2024 揭晓新兴存储器技术

​Kioxia Corporation 是全球存储器解决方案的领导者，公司今日宣布，其研究论文已被 IEEE 国际电子器件会议 (IEDM) 2024 接受发表。IEDM 2024 是享誉全球的国际盛会，将于 12 月 7 日 至 11 日 在美国旧金山举行。

Kioxia 致力于半导体存储器的研发，这对于人工智能的进步和社会数字化转型至关重要。除了其最先进的 3D 闪存技术 BiCS FLASH™ 之外，Kioxia 在新兴存储器解决方案的研究方面也卓有成效。公司不断努力，以创新的存储器产品满足未来计算和存储系统的需求。

现有的计算系统利用 DRAM（一种主要的存储器，使 CPU 能够快速处理数据）以及闪存来存储海量数据。Kioxia 正引领存储级存储器 (SCM) 的研发，SCM 是一种位于半导体存储器层级结构中 DRAM 和闪存之间的存储器解决方案，旨在以比 DRAM 更大的容量和比闪存更高的速度处理数据。

在 IEDM 上，Kioxia 将揭晓针对这三种半导体存储器而定制的尖端技术： (1) 一种利用氧化物半导体的新型 DRAM，重点是降低功耗，(2) 适用于更大容量 SCM 应用的 MRAM，以及 (3) 具有更高比特密度和性能的新型 3D 闪存结构。

新兴存储器技术：

1. 氧化物半导体通道晶体管 DRAM (OCTRAM)： 该技术由南亚科技和 Kioxia Corporation 联合开发。双方开发了一种垂直晶体管，通过改进制造工艺增强了电路集成度。同时，通过利用氧化物半导体的特性提升晶体管性能，实现了极低的电流泄漏。这有望降低各种应用的功耗，包括 AI、后 5G 通信系统以及物联网产品。

论文标题：具有 4F2 架构的氧化物半导体通道晶体管 DRAM (OCTRAM)（论文编号：6-1）

2. 高容量交叉点 MRAM 技术： 该技术由 SK 海力士和 Kioxia Corporation 联合开发。通过该技术，双方结合适用于大容量的选择器与磁性隧道结的单元技术，并应用交叉点型阵列的精细加工技术，在 MRAM 最小的单元半间距 20.5 纳米规模上实现了单元读/写操作。随着存储单元小型化，存储器可靠性往往会下降。双方利用选择器瞬态响应的新读出方法，并降低读取电路的寄生电容，开发出一种潜在的解决方案。该技术在 AI 和大数据处理方面具有实际应用价值。

论文标题：全球最小的 64 Gb 交叉点 MRAM 1Selector-1MTJ 单元的可靠存储器操作和低读取干扰率（论文编号：20-1）

3. 采用水平单元堆叠结构的下一代 3D 存储器技术： Kioxia 开发了一种新的 3D 结构来提高可靠性并防止 NAND 型单元性能下降。在传统结构中，堆叠层数增加通常会导致性能下降。与垂直排列 NAND 型单元的传统结构相比，新结构通过水平堆叠 NAND 型单元。这种结构允许以低成本实现高比特密度和高可靠性的 3D 闪存。

论文标题：先进水平通道闪存的卓越可扩展性，适用于未来几代 3D 闪存（论文编号：30-1）