原创 为何我无法创作出自己的设计?

2012-9-30 15:02 1328 20 21 分类: 工程师职场

 

我时常在想我们作为一个人最大的贡献是什么?应该是一个独一无二的我,一个有自己想法和创造的我,但是这实现起来很难,我不知道怎么实现,因为很难,或者因为周围没有人实现,或者教育没有交给我们怎么实现,或者我们没有好好考虑过怎么实现,所以到现在我也没有实现我的创作,真的是有点沮丧,我一直都在和自己身边的人比较,但是这是短视的,这样相当于我把的未来发展和我周围的人绑定,这显然很危险。
那么,我是为什么没有自己的创作呢?我想这可以正反两方面考虑:首先我是否常常有发明的种子,一些新奇的想法?貌似是有的,但是不多,也不太会去认真考虑这方面的事儿,有时候也没有记下来,记下来了也没有认真的思考,思考过也没有很深入的去想怎么实现。也就是说我不重视这些种子样的发明小火苗。另一方面,为何我的灵感不多呢?为何我不去实现已有的想法呢?首先我没有很好的背景知识,我也没有一个拥有足够背景知识的团队,这样我没有足够背景知识的前提下我的灵感势必会少一些,同时没有一些有足够知识的同伴,我就没有办法有足够的土壤培养出新的点子和实现这些点子的前提。
所以,我首先得保护自己的点子,同时常常要严谨的考虑这些点子的实现价值和难度。同时我需要培养一个有足够背景知识的团队,同时,我得把我的背景知识加强了,不应该再是只知道一部分,而是有一个全局的只是体系。再次我应该试着实现一两个点子了,我感觉我已经知道我该怎么做了,我该去实现一个。。。真的不希望等我老了还是这样。。。

文章评论1条评论)

登录后参与讨论

用户377235 2012-10-2 20:19

教授,都是我们的错。。。。。。
相关推荐阅读
用户394057 2012-06-14 22:40
systemverilog中struct和union的一种用法
最近在学习systemverilog,没人指导,起初感觉sv对我来说没什么用处,但是慢慢地发现sv有些功能语法很不错,记下来。 虽然在sv中这都是很常用的东西,但是希望记下来让刚学sv的同行看到...
用户394057 2012-06-14 22:18
芯片验证时未随机化导致的bug
在最近的一个项目中,流片后发现了一个bug。 设计是通过一个三十二位的数据线写一个数据位宽为108位的ram,写三次可以写满108位,这里地址位最低两位为11是无效的。 但是实际的片子出来...
用户394057 2012-05-28 20:58
Quartus II Support for SystemVerilog
最近在看用systemverilog做verification,发现现在综合器支持部分sv的语法,可以考虑将来借鉴sv的语法做设计。   Quartus II Support for Sy...
用户394057 2012-05-23 11:00
task 和 functionM<转载>
  转载于:http://www.cnblogs.com/icelyb24/archive/2011/05/04/2036379.html   task 和 function tas...
用户394057 2012-05-21 10:34
【博客大赛】用debussy在window环境下快速查看fpga工程
本文提供了一种利用debussy快速查看fpga工程代码的方法,特别适合对刚接触大工程或ip核进行查看,以便将精力最大限度的放到逻辑上而不是在各个.v中翻来覆去的找信号。   环境:win...
我要评论
1
20
关闭 站长推荐上一条 /2 下一条