原创 systemverilog中struct和union的一种用法

typedef struct packed{

bit [55:0] preamble ; 

bit [7:0]  SDF      ;

bit [47:0] DA       ;

bit [47:0] SA       ;

bit [15:0]  len;

bit [511:0]  payload ;

bit [31:0] FSC ;

} eth_frame;

 

typedef union packed{

eth_frame eth;

bit [0:179] [3:0] Mem;

}EthCellType;

如上面的代码设计，将一个叫mem的压缩数组和一个定义为eth_frame的以太网帧的压缩数据结构，由于压缩的数据变量存储空间是连续的，所以可以实现用不同格式对同一存储空间进行读写。

比如说在driver模块，这里只向mac核中送入数据，他看到的只是数据流而不是数据的内容，这里就可以用Mem送入数据（百兆mac的mii口数据位宽正好是4）。
top_class_based.Rxd[3:0] = input_pkg.Mem[1];

对于数据产生模块就可以通过eth_frame结构来生成以太网帧不同部分的数据。

结论：通过上面的说明我们可以看到通过struct和union的配合还是能让数据处理得到不少方便的。
在《systemverilog for verification》这本书讲union的这种用法时还有不少更深入的讨论。

参考资料：《systemverilog for verification》 第二版