tag 标签: 设计

相关博文
  • 热度 6
    2023-5-15 10:59
    233 次阅读|
    0 个评论
    VLSI 设计中的线性 RC 延迟模型 众所周知,为了使晶体管更小,人们做了大量工作。然而,仍然需要对 VLSI 电路和模块进行相应的工作,以适应更小的设计。这些 VLSI 电路和模块可能很简单,只有几个逻辑门(包含两到四个晶体管),也可能是包含成千上万个晶体管的更大系统。相反,这些系统需要满足各种工作条件下的速度/延迟和功率要求。 众所周知,为了使晶体管更小,人们做了大量工作。然而,仍然需要对 VLSI 电路和模块进行相应的工作,以适应更小的设计。这些 VLSI 电路和模块可能很简单,只有几个 逻辑门 (包含两到四个晶体管),也可能是包含成千上万个晶体管的更大系统。相反,这些系统需要满足各种工作条件下的速度/延迟和功率要求。 在本文中,我们将讨论如何确定单个晶体管的大小,以便在考虑到这些需求的情况下与其他晶体管正确集成。我们将首先介绍 RC 延迟模型。 这篇文章是系列文章的一部分,在该系列文章中,我们还将讨论其他流行的模型,例如用于估计 VLSI 电路延迟的 Elmore 延迟和逻辑努力。在这些后续文章中,我们还将研究如何组合这些晶体管和栅极以提供面积,同时提供性能。 线性 RC 延迟 与大多数电气系统一样,晶体管可以建模为简单的 RC 电路,其中通道宽度建模为 电阻 器,而扩散(即源极/漏极)之间的空间建模为 电容 器。 这创建了一个 RC 网络,该网络以在输入端(在本例中为晶体管的栅极)应用阶跃输入时具有指数上升/下降瞬态响应而闻名。上升/下降时间(即输出电压电平与输入电压电平匹配所需的时间)定义了晶体管电路的延迟。 计算晶体管的电阻 现在,什么是晶体管的有效电阻?我们如何计算晶体管的电阻? 通常,晶体管的电阻是漏源电压与漏源电流之间的比率。 在建模中,单位 NMOS 晶体管的有效电阻为 R,等于单元库或工艺中使用的尺寸 NMOS 晶体管的电阻。并且由于具有大宽度的晶体管驱动更多电流,因此 k 倍单位宽度的 NMOS 晶体管具有RkRk的电阻。而由于PMOS晶体管的迁移率较低,其有效电阻通常为2Rk2Rk。 晶体管的有效电容 对于 k 倍单位宽度,单位 NMOS/PMOS 晶体管的有效电容为“C”或“kC”。用于驱动类似逆变器的逆变器的等效 RC 电路如下图 1 所示。 图 1.所有图像改编自CMOS VLSI 设计(第 4 版)1,作者 Neil HE Weste 和 David Money Harris 由于 反相器 的PMOS晶体管尺寸为2倍单位,NMOS为单位宽度,因此它通常为驱动电路提供总计3C的输入电容。 回顾一下,当输入为高电平 (3.3V) 时,NMOS(底部晶体管)导通,并在将输出电压下拉至地 (0V) 的同时提供“R”电阻。但是,当输入为低电平 (0V) 时,PMOS(顶部)导通,并且在将输出电压拉至高电平 (3.3V) 的同时还提供 R 的电阻。 这意味着,在上升/下降转换中,等效 RC 电路的有效电阻为“R”。同时,每个晶体管(3C)的总电容不随晶体管的变化而变化。由于我们有两个逆变器级联在一起,它们总共提供 6C 的电容。 为 3 输入与非门调整晶体管大小 为了进一步了解晶体管在逻辑门中的大小,让我们看一下 3 输入与非门。 作为参考,如果任何输入为低电平,与非门将提供高电平输出。买电子元器件现货上唯样商城。相反,当所有输入均为高电平时,输出将为低电平。这为我们提供了三个并联的 PMOS——只有一个 PMOS 足以将输出电压拉至高电平——以及三个串联的 NMOS——这三个 NMOS 需要先导通才能将输出电压拉至低电平。 为了有效地调整每个晶体管的尺寸,我们必须注意,电路中的晶体管尺寸必须以 NMOS 部分提供单位电阻“R”而 PMOS 部分必须提供两倍单位电阻“2R”的方式确定以确保相等的上升/下降时间。 由于三个 NMOS 晶体管串联连接,它们的总电阻必须为 ((frac{R}{3} + frac{R}{3} + frac{R}{3} = R))其中 k = 3。由于只有一个 PMOS 足以将输出拉至高电平,因此在坏情况下,每个 PMOS 晶体管保持有效电阻 (frac {2R}{2} = R ) 其中 k = 2.( R 3+ R 3+ R 3= R )(R3个+R3个+R3个=R)2对2= R2个R2个=R 在上升/下降晶体管处,每个输入将呈现 5C 的输入电容,而输出端 Y 的总输出电容为 (2C+2C+2C+3C = 9C)。 向前推进,可以开发等效 RC 电路以给出图 2(c) 和 2(d) 中所示的电路。 图 2。 下降过渡 (2(c)) 显示所有 NMOS 晶体管都需要导通,而上升过渡 (2(d)) 显示坏情况,其中一个 PMOS 导通同时两个 NMOS 晶体管导通, ,有助于电路的总电容。 评估电路的瞬态响应:传播延迟、 ST C 和 TT C 在推导出合适的等效 RC 电路后,下一步是检查电路的瞬态响应。如果我们检查下面图 3 中所示逆变器的等效 RC 电路,目标是估计在输出端看到输入电压的时间。 施加输入 (V DD) 与输出 (frac {V_{DD}}{2})之间的时间称为传播延迟。传播延迟的表达式可以从给出的一阶电路的经典传递函数导出:V D D 2V丁丁2个 H ( s ) = 1 1 + s R CH(秒)=1个1个+秒RCV o u t = V D D e ? t R CVo你吨=V丁丁电子?吨RC 因此,传播延迟是瞬态响应的时间常数 (τ),即: t p d = R C吨pd=RC 图 3。 从图 3 中的延迟响应来看,目标是将传播延迟推至接近于零以生成总体上更快的电路。在文献中,这种方法通常被称为单时间常数(STC) 方法,这是一种估算电路延迟的简单方法。 然而,这种方法在估计较大电路的延迟时似乎不准确,这导致了双时间常数(TTC) 近似的发展,由于第二个时间常数,它使我们有机会获得更好的延迟估计。 检查上面讨论的 3 输入与非门,其 RC 电路可以如图 4 所示给出。 图 4。 该电路的阶跃响应为 H ( s ) = 1 1 + s + s 2 R 1 C 1 R 2 C 2H(秒)=1个1个+秒 +秒2个R1个C1个R2个C2个 和 V o u t (t)= V D D τ 1 e ? τ τ 1? τ 2 e ? τ τ 2τ 1 ? τ 2Vo你吨(吨)=V丁丁τ1个电子?ττ1个?τ2个电子?ττ2个τ1个?τ2个 在哪里 τ 1 , 2 = R 1 C 1 + ( R 1 + R 2 ) C 2 2 2]τ1个,2个=R1个C1个+(R1个+R2个)C2个2个 2个] 和 R * = R 2 R 1; C * = C 2 C 1R*=R2个R1个;C*=C2个C1个 但由于 TTC 近似的复杂性,这违背了将 CMOS 电路延迟简化为简单 RC 网络的目的。然而,它可以通过 STC 模型进行简化,给出一个近似的时间常数 (τ)。 τ = τ 1 + τ 1 = R 1 C 1 + ( R 1 + R 2 ) C 2τ=τ1个+τ1个=R1个C1个+(R1个+R2个)C2个 单时间常数 (STC) 与双时间常数 (TTC) 根据 Mark Alan Horowitz1 的说法,如果性常数明显大于另一个,则此近似值有效。 然而,根据 Neil HE Weste 和 David Money Harris2 的说法,这种近似被认为会产生 7%-15% 的误差,因此不能给出中间节点的准确延迟描述。
  • 热度 4
    2023-3-23 20:36
    2007 次阅读|
    0 个评论
    本文为硬件原理图设计的通用规范,主要从基本的设计角度,总结一般公司的设计要求,整合而成。 1. 原理图各页内容依次为:封面、目录、电源、时钟、CPU、存储器、逻辑、背板(母板)接口等。 2. 原理图上所有的文字方向应该统一,文字的上方应该朝向原理图的上方(正放文字)或左方(侧放文字)。 下图分别为符合规范和不符合规范的例子。 文字都向上或者向左,符合规范 文字方向不一致,有文字向右,字符重叠,不合规范 标注文字方向向下,不合规范。 3. 原理图上的各种标注应清晰,不允许文字重叠。 原理图上包括网络名、位好、器件管脚号等各中字符都不允许重叠下面是不符合规范的例子 4. 元器件的位号要显示在该元件的附近位置,不应引起歧义。 5. 芯片的型号和管脚标注,精密电阻、大功率电阻、极性电容、高耐压电容、共模电感、变压器、晶振,保险丝等有特殊要求的器件参数要显示出来,LED应标示型号或颜色。 6. 有确定含义的低电平有效信号采用*或者_N(引入逻辑的需要用_N)后缀结尾。“有确定含义”包括但不限于如下信号:片选,读写,控制,使能。 7. 所有的时钟网络要有网络标号,以CLK 字符结尾,以便于SI分析、PCB布线和检查;非时钟信号禁止以CLK等时钟信号命名后缀结尾。时钟信号命名应尽量体现出时钟频率信息。 为了方便信号完整性分析和布线约束制定,并保证不引起歧义,时钟信号必须以规定的CLK后缀结束。其他信号,例如时钟使能信号等,一律禁止以该信号命名后缀结束。时钟信号命名还应体现出时钟频率。根据绘图者的习惯,可以体现出时钟的流向、用途、来源等信息。 例如:FPGA1_8K_CLK,FPGA2_33M_CLK,OIB0_52CHIP_TCLK都是符合规范的命名。 串联端接时钟网络的命名参见串联端接网络的绘制和命名 8. 在PCB布线时有特殊要求的网络要定义网络名,推荐在原理图上注明要求。 9. 采用串联端接的信号(包括时钟),串阻在原理图上应就近放置于驱动器的输出端。串阻和驱动器之间不放置网络标号,串阻后的网络进行命名(时钟信号必须命名并满足时 钟信号的命名规范)。 对于源端端接网络,正确的画法应该是将串阻直接画在驱动器件的输出端,串阻和驱动器件之间的网络可以不进行命名,串阻之后的网络进行命名。如下图所示为一个正确的范例。 如果将串阻放在接收端,或者在串阻之前的信号进行命名,串阻之后的信号不进行命名,都会使得布线的分析和检查困难,甚至会造成串阻被放置在接收端而未被查出的结果,导致信号完整性较差。如下图是不正确的范例。 10 提供各单点网络列表和未连接管脚列表,并一一确认 关于单节点网络和浮空管脚的检查 可以通过Cadence附带的原理图规则检查工具Rules Checker对原理图进行规则检查。我们最常用的是单节点(Single_node_net)和浮空管脚(Unconnected_instance)检查。 启动Rules Checker的方法是选择Allegro Project Manager的菜单Tools – Rules Checker。在Logic Rules一项中选择net_name_checks.rle中的single_node_net和Property_checks.rle中的unconnected_instance选项(根据需要可以继续选择nets_shorted等选项),运行Rules Checker。 运行完成的结果可以通过读取文本文件的方式检查,也可以通过View Marker直接在原理图上定位确认。 在设计中出现单节点和浮空管脚是很正常的事情,例如单板静电泄放模块中有很多单节点。本条目要求的是对所有的单节点和未连接管脚进行确认,确保没有漏接网络或者遗留未处理的CMOS输入管脚、器件控制管脚。
  • 热度 7
    2023-3-12 21:47
    2136 次阅读|
    0 个评论
    电路中,电容的主要作用有四种,也就是我们常说的储能,滤波,旁路,去耦。四种电路的应用形式,可以用下图简要表示应用场合。 其中,对于储能我已经多次详细讲过,不妨再重复一次。对于电容的储能效果可以描述如下。 不降低于 IC 的最低工作电压,以保证工作安定。 结论:此时的备用电容相当于小池塘的功能。类似于庄稼需要水灌溉,如果只有远处的水库水源充足,那么当干旱严重时,远水解不了近渴,庄稼可能枯萎。 但是,如果庄稼旁边有小池塘,那么,但干旱严重时,可以先通过小池塘来应急,保证庄稼稳定生长,待水库水源过来时,在大规模补充。 其中,庄稼相当于图中的芯片; 干旱严重相当于要求大电流; 小池塘就是电容;水库指的是远处的电源模块。 然后,电容的主要分类有陶瓷电容,钽电容,贴片电容和电解电容等。 而这当中, 0.1μF 可以说是所有电路设计中最重要最普遍的存在。 我们随便举几个例子, 0.1uf 陶瓷电容器非常适合滤除 1KHz 以上的噪声。电源尖峰和其他噪声可能会导致项目中发生各种奇怪的事情,因此拥有其中的一些应该会有所帮助!该专用电容器的额定电压为 0.1uF 和 50V 。将它们放置在所有 IC 上 VCC 引脚旁边,以提高稳定性。 无论是在原理图,或者 PCB ,又或者 BOM 中,都非常常见。 比如原理图中, 在比如 PCB 中,电容尤其是 0.1uf 的电容应用也相当广泛。 当时被我们当作万精油的 0.1uf 电容,也不要什么地方都用。 因为,根据电容的阻抗 - 频率的特性曲线 电容在高频范围内,不再是一个单纯的电容,还会有电感的特性成分。具体来说,谐振点有两条曲线交会而成,左边取决于电容器件的容量 C ,右边取决于电容器件的 ESL. 基于这个原因,在高频时, 0.1uf 的电容就不单单是电容了,还要考虑其电感的影响。 知道这一点后,那高频该如何选择呢?多少频率范围算是高频呢 ? 我们就可以参考上图,或者网上找更全面的电容值和自谐振频率对照表来加以参考。 透过这张表,也能看出,电容的应用也工作的场景及频率范围有密切的关系,不能一刀切的应用。
  • 热度 7
    2023-2-21 14:05
    574 次阅读|
    0 个评论
      在我们遇到引脚数量特别多的芯片时,此前用的创建元件的方法会显得特别的麻烦,且费时费力,也会容易出现错误,这时我们可以通过Capture导入Excel表格的方式来创建元件。    第一步 ,右击.olb文件,点选New Part From Spreadsheet,如图1所示。 图1 表格导入选项    第二步 ,打开需要创建的元件的Datasheet,将管脚信息通过可编辑的PDF软件复制粘贴成Word文档来复制粘贴。可以网上搜索,或者直接自己手工创建。    第三步 ,通过Excel表格整理成如图2所示。    Number :代表着元器件的管脚号,通过表格我们可以发现,从第17管脚开始我们的元器件管脚是倒序的,那是因为我们的元器件右方跟上方的管脚式倒序的,所以这里我们要注意顺序,如图3所示。    Name :元器件的管脚名称,从Datasheet中直接复制粘贴编辑好即可,注意与管脚号对应。    Type :是元器件的管脚类型,一般的管脚定义为“PASSIVE”即可,此处要注意的是,电源管脚一定要是“POWER”类型,不然导网表时会报错。    Pin Visable :空着即可,在Orcad软件中勾选即为可视,这处是在软件中编辑的。    Shape :将所有管脚定义成“Line”即可。    Pin Group :定义管脚组,空闲即可。    Position :管脚的位置,以此处为例,32个管脚,1-8为“left”左边,9-16为“bottom”下面,17-24为“right”右边,25-32为“top”上面,整个管脚为逆时针排序方式。    Section :如果是分裂元器件,则可自行定义管脚的AB部分,此处器件为一个整体,我们全部定义成“A”即可。 图2 管脚Excel表格 图3 管脚排序    第四步 ,将表格中定义好的数据复制后直接粘贴到New Part From Spreadsheet对话框中,在“Part Name”中输入元器件名字,如图4所示,此处例子输入的是“Stm32”。“Part reference”输入器件的位号,由于是芯片,此处定义成“U”。    第五步 ,“Power”类型的管脚由于名称一致,粘贴到New Part From Spreadsheet对话框中软件会默认将“Power”类型的管脚只勾选一个,其他不勾选,此时需要手动全部勾选,不然部分“Power”类型管脚不可视。全部设置完毕点击Save即可。 图4 New Part From Spreadsheet对话框    第六步 ,完成的元器件如图5所示,此时再调整一下元器件的外形框以及管脚的位置,到此元器件创建完毕。 图5 元器件外形框调整前 图6 元器件外形框调整后   备注:文中部份内容来源于网络,如有侵权,请联系本作者删除。
  • 热度 2
    2022-7-3 22:42
    1197 次阅读|
    0 个评论
    《Verilog HDL与FPGA数字系统设计》美丽邂逅
    伏羲一画开天。阴阳动静迭为升降,天地定位,日月运行,万物之生生不息。阴阳符号演绎四象八卦,人文肇始之。阴阳符号逻辑思维造就了计算机最核心的二进制思想基石。 早年从单片机入门数字电路,转而对数字电路的逻辑有更深入了解的兴趣。知道了在数字电路领域还有一种类似ROM熔丝构造组成的可编程阵列开关来实现逻辑功能的电路芯片,更像用来制作成型芯片的原材料。而这种可编程阵列电路在规模和结构上不断进化,于是有了一大堆不好记又容易和其他概念混淆的英文字母组合:PAL、GAL、CPLD、DHL、VHDL、CPLD、FPGA、Verilog HDL…加之缺少真正的实践,进入了云里雾里。 随着人工智能、大数据、图像识别产生的对速度、并行率需求。 FPGA (Field Programmable Gate Array 现场可编程门阵列)不断显示出其优势。 这次有幸获得《Verilog HDL与FPGA数字系统设计》一书,让我有机会更深入地了解Verilog HDL和FPGA的内在原理和编程方法。先看封面设计,非常简洁,一幅FPGA内部单元结构的示意图,直切主题。 封底对全书的内容、适用对象、场景作了简介,简明扼要。 再翻开目录,全书的结构分为三大块(篇)12章,是一个由浅入深,逐步递进的逻辑结构。第一篇从数字系统基础讲起,让读者从最基础的数字电路和逻辑运算基础进入FPGA庞大的系统设计内在逻辑。 第二篇数字系统设计实践具体讲了运用FPGA开发工具EDA进行系统编程开发的具体过程,当中有许多练习实例让读者能够通过实践实验进入FPGA设计开发的殿堂。 第三篇可编程片上系统介绍了SOPC可编程片上系统的技术实现路径。 具体看书中的内容,每章都有明确的目标指向性,详细分块讲解相应的内容。 纵观全书,有原理有实践,由浅入深,对FPGA编程技术作了剖析阐述。希望下回能获得FPGA编程开发板的实践机会,边学习,边实践,边传播,把FPGA编程实践作为科技实践课程的优选内容融入科技应用的创造实践中。
相关资源
  • 所需E币: 0
    时间: 2023-10-27 18:00
    大小: 3.56KB
    上传者: huangyasir1990
    一、什么是分布式系统?要理解分布式系统,主要需要明白一下2个方面:1、分布式系统一定是由多个节点组成的系统。其中,节点指的是计算机服务器,而且这些节点一般不是孤立的,而是互通的。2、这些连通的节点上部署了我们的节点,并且相互的操作会有协同。分布式系统对于用户而言,他们面对的就是一个服务器,提供用户需要的服务而已。而实际上这些服务是通过背后的众多服务器组成的一个分布式系统。因此分布式系统看起来像是一个超级计算机一样。Java筑基(基础):Tomcat+Mysql+设计模式+并发编程+JVM+Netty开源框架(SSM框架):Spring+SpringMVC+Mybatis微服务架构:Dubbo、SpringBoot、SprinGCloud、Docker分布式:分布式限流+分布式缓存+分布式通讯(限流:Nignx+Zookeeper/缓存:Redis+MongoDB+Memcached/通讯:RabbitMQ+RocketMQ+Kafka)性能优化:Mysql优化+Java性能调优+JVM调优+Tomcat调二、分布式对象技术有三大流派目前国际上,分布式对象技术有三大流派——COBRA、COM/DCOM和Java。CORBA技术是最早出现的,1991年OMG颁布了COBRA1.0标准,在当时来说做得非常漂亮;再有就是Microsoft的COM系列,从最初的COM发展成现在的DCOM,形成了Microsoft一套分布式对象的计算平台;而Sun公司的Java平台,在其最早推出的时候,只提供了远程的方法调用,在当时并不能被称为分布式对象计算,只是属于网络计算里的一种,接着推出的JavaBean,也还不足以和上述两大流派抗衡,而其目前的版本叫J2EE,推出了EJB,除了语言外还有组件的标准以及组件之间协同工作通讯的框架。于是,也就形成了目前的三大流派。Motan是新浪微博开源的一个Java框架。它诞生的比较晚,起于2013年,2016年5月开源。Motan在微博平台中已经广泛应用,每天为数百个服务完成近千亿次的调用。rpcx是Go语言生态圈的Dubbo,比Dubbo更轻量,实现了Dubbo的许多特性,借助于Go语言优秀的并发特性和简洁语法,可以使用较少的代码实现分布式的RPC服务。gRPC是Google开发的高性能、通用的开源RPC框架,其由Google主要面向移动应用开发并基于HTTP/2协议标准而设计,基于ProtoBuf(ProtocolBuffers)序列化协议开发,且支持众多开发语言。本身它不是分布式的,所以要实现上面的框架的功能需要进一步的开发。thrift是Apache的一个跨语言的高性能的服务框架,也得到了广泛的应用。首先明确一点:分布式并不是某个技术的概称,而是一个互联网服务系统架构思想。我们一般称之为分布式架构。那么分布式到底是什么一个概念:分布式诞生的初衷是为了在多业务场景下,保证五个特点:高性能,高并发,高可用,可伸缩,可维护。它的具体实现——分布式系统,则是由一组服务节点,共同协调工作组成。它们之间通过网络进行通信。可以说它的诞生为单体架构解决了很大一部分问题,满足了互联网对大数据存储,高并发,快响应的要求,采用了”分而治之“的思想。三、Java工程师必须学习分布式架构技术吗?不论是从公司发展的需要、还是从个人能力提升考虑,分布式架构技术对于每位Java工程师来说,可以说是一项必备技能了!每一位想要在职业发展之路上更进一步的Java从业者,都需要牢牢掌握分布式架构思想。在开发中大型Java软件项目时,很多Java架构师都会遇到数据库读写瓶颈,如果你在系统架构时并没有将缓存策略考虑进去,或者并没有选择更优的缓存策略,那么到时候重构起来将会是一个噩梦。本文主要是分享了5个常用的Java分布式缓存框架,这些缓存框架支持多台服务器的缓存读写功能,可以让你的缓存系统更容易扩展。四、分布式架构的技术要点:RPC的设计架构与思想,RPC架构完整调用流程,自定义RPC相应因素详情等;Netty三大组件,ByteBuffer之工作原理、应用模式、分配与释放机制、源码剖析等;RPC工程设计与整体结构,完成RPC服务注册与发现功能;ZK核心组件剖析,ZK工作流程剖析,网络通信组件、会话接收器、并发处理器等;Dubbo源码结构、整体设计及层次结构与作用,SPI机制,Dubbo服务注册发现剖析,Dubbo服务高可用,Dubbo服务治理之调用过程、服务降级与限流剖析,网络通信协议详解。五、分布式锁的解决方式1.首先明确一点,有人可能会问是否可以考虑采用ReentrantLock来实现,但是实际上去实现的时候是有问题的,ReentrantLock的lock和unlock要求必须是在同一线程进行,而分布式应用中,lock和unlock是两次不相关的请求,因此肯定不是同一线程,因此导致无法使用ReentrantLock。2.基于数据库表做乐观锁,用于分布式锁。3.使用memcached的add()方法,用于分布式锁。4.使用memcached的cas()方法,用于分布式锁。(不常用) 5.使用redis的setnx()、expire()方法,用于分布式锁。6.使用redis的setnx()、get()、getset()方法,用于分布式锁。7.使用redis的watch、multi、exec命令,用于分布式锁。(不常用) 8.使用zookeeper,用于分布式锁。(不常用) 六、大型项目分布式系统核心问题你能解决多少?分布式锁1.你知道Etcd如何实现分布式锁的吗?2.你知道Redis实现的分布式锁存在什么问题吗?3.不同分布式锁实现方案的优缺点你清楚了吗?4.如果让你手撸实现Redis分布式锁,你可以做到吗?分布式事务1.你知道为什么CAP不能同时满足吗?2.你了解不同分布式事务解决方案对应什么样的应用场景么?3.你知道为什么大多数业务场景都选择了最终一致性实现方案么?4.你了解Seata框架为什么当下如此受欢迎么?分布式ID1.这么多种分布式ID生成方式,应该选择哪种呢?2.雪花算法底层实现原理是什么?分库分表1.当数据量大了之后,我们应该如何选择分库分表的解决方案?2.做分库分表,是应该垂直切分还是水平切分?分布式会话
  • 所需E币: 5
    时间: 2023-10-23 15:09
    大小: 13.4MB
    上传者: Xin_0821
    异步电动机设计手册-傅丰礼、唐孝镐主编
  • 所需E币: 0
    时间: 2023-9-17 15:36
    大小: 486.36KB
    上传者: 木头1233
    基于51单片机的超声波测距仪设计数码管显示技术手册
  • 所需E币: 0
    时间: 2023-9-17 15:34
    大小: 365.35KB
    上传者: 木头1233
    基于51单片机的超声波测距仪覆铜板设计LCD显示技术手册
  • 所需E币: 0
    时间: 2023-9-17 15:33
    大小: 393.47KB
    上传者: 木头1233
    基于51单片机的超声波测距仪洞洞板设计LCD显示技术手册
  • 所需E币: 0
    时间: 2023-8-15 11:30
    大小: 462.88KB
    上传者: Aigtekatdz
    高压放大器基于干涉仪的设计与优化中的应用
  • 所需E币: 1
    时间: 2023-7-29 15:35
    大小: 607.09KB
    上传者: Argent
    如何设计电池管理系统(BMS)
  • 所需E币: 1
    时间: 2023-7-29 15:31
    大小: 1.21MB
    上传者: Argent
    USBType-C充电连接器:设计、优化和互操作性
  • 所需E币: 1
    时间: 2023-7-29 15:15
    大小: 602.14KB
    上传者: Argent
    风力发电系统正弦波逆变器设计
  • 所需E币: 1
    时间: 2023-7-29 14:03
    大小: 1.81MB
    上传者: Argent
    单端正激双管式开关电源设计之变压器设计
  • 所需E币: 1
    时间: 2023-7-29 13:59
    大小: 746.01KB
    上传者: Argent
    LLC谐振变换器的设计要素
  • 所需E币: 1
    时间: 2023-7-29 13:54
    大小: 493.8KB
    上传者: Argent
    设计开关电源手册
  • 所需E币: 1
    时间: 2023-7-29 13:34
    大小: 16.04MB
    上传者: Argent
    变压器与电感器设计手册
  • 所需E币: 1
    时间: 2023-7-29 13:31
    大小: 43.8MB
    上传者: Argent
    变压器与电感器设计手册第4版
  • 所需E币: 1
    时间: 2023-7-29 12:18
    大小: 657.65KB
    上传者: Argent
    采用MP6540设计无刷直流电机驱动器
  • 所需E币: 0
    时间: 2023-7-24 17:20
    大小: 351.1KB
    上传者: Aigtekatdz
    功率放大器驱动交变电磁线圈的方法设计
  • 所需E币: 5
    时间: 2023-7-22 09:43
    大小: 454.67KB
    上传者: 物联创客
    本资源内容概要:这是基于51单片机的hs1101湿度检测DS18B20温度检测1602液晶显示串口输出设计,包含了电路图源文件(Altiumdesigner软件打开)、C语言程序源代码(keil软件打开)。本资源适合人群:单片机爱好者、电子类专业学生、电子diy爱好者。本资源能学到什么:可以通过查看电路学习电路设计原理,查看代码学习代码编写原理。本资源使用建议:建议使用者需要具备一定电子技术基础,掌握一些常用元器件原理,例如三极管、二极管、数码管、电容、稳压器等。了解C语言基础设计原理,能看懂基础的电路图,具备一定的电路图软件使用能力。
  • 所需E币: 5
    时间: 2023-7-21 08:27
    大小: 1.53MB
    上传者: 物联创客
    本资源内容概要:这是基于51单片机的ADC0832数字电压表设计,包含了电路图源文件(Altiumdesigner软件打开)、C语言程序源代码(keil软件打开)、元件清单(excel表格打开)。本资源适合人群:单片机爱好者、电子类专业学生、电子diy爱好者。本资源能学到什么:可以通过查看电路学习电路设计原理,查看代码学习代码编写原理。本资源使用建议:建议使用者需要具备一定电子技术基础,掌握一些常用元器件原理,例如三极管、二极管、数码管、电容、稳压器等。了解C语言基础设计原理,能看懂基础的电路图,具备一定的电路图软件使用能力。
  • 所需E币: 2
    时间: 2023-7-20 14:38
    大小: 4.73MB
    上传者: 张红川
    硬件三人行,运放第1部《运放设计电路实战入门视频》学习笔记.pdf
  • 所需E币: 1
    时间: 2023-7-12 09:38
    大小: 274.26KB
    上传者: 张红川
    AltiumDesigner入门4层智能车全套PCB设计教程.pdf