tag 标签: 设计

相关帖子
相关博文
  • 热度 2
    2020-1-10 10:44
    887 次阅读|
    1 个评论
    连接器线缆取证的关键因素II-案例分享
    作者:百佳泰测试实验室/ Paul Chou 承接上篇 “ 高频治具设计的现况与未来”文章之后 ,接下来接续的此篇文章将会对测试时所遇到的实际案例来与大家分享,藉以说明 PCB 治具设计过程中有可能被忽略掉的细节以及所需考虑的要点,验证百佳泰在高频治具设计上所积累的设计经验,而上一篇的高频治具设计的现况与未来文章中有提到百佳泰依据经验在高频测试时最常发生的五点 Potential Risks: A. Impedance not matching 阻抗不匹配 Ø 阻抗匹配 (Impedance matching) 是指为了使信号功率能从信号源( source )到负载( load )端得到最有效的传递,让信号在传递过程中尽可能不发生反射现象。 Ø 阻抗若不匹配时,会发生反射、造成能量与信号无法完整传递,以及辐射干扰等不良影响。 B. Crosstalk 串音干扰 Ø 两条信号线之间的耦合干扰现象,可分为近端及远程串音。 Ø 串音干扰发生时,会影响信号完整性。 C. Attenuation 衰减 Ø 高频信号由 Source 传递至 Load ,传输过程信号的损失。 D. Return Loss 反射损失 Ø 高频信号因阻抗 不 匹配造成输入信号反射的现象。 E. ACR (Attenuation to Crosstalk Ration) 衰减串音比 Ø 远程串音与衰减的差值。 Ø 当 ACR 发生时,即代表 Crosstalk 与 Insertion Loss 可能也有相应的问题发生,造成信号完整性可能会有所影响以及信号效率降低的不良情况产生。 百佳泰高频治具测试实际案例: 为协助您的产品从开发初期到上市都能拥有良好的质量,百佳泰搜集了实际测试中最常发生问题的以下三个 Potential Risks ,以此作为分享 : -Impedance not matching 阻抗不匹配 -Attenuation 衰减 -Crosstalk 串音干扰 案例 1: A 公司的 HDMI 2.1 Receptacle Connector 测试时, Receptacle 端的 CLK Trace 阻抗就算为 95.809Ω ,但 Insertion Loss 表现不见得为佳。 Impedance: 95.809Ω ( 改善前 ) : Insertion Loss ( 改善前 ): 解决方案 : 如同上一篇文章所说过的第 2 点,客户连接器加工方式所造成的 Insertion Loss 影响,重新检视 Receptacle 端的焊接问题 , 即有所改善 , 所谓眼见不一定为凭,即为此例。 Insertion Loss ( 改善后 ) : 案例 2: B 公司的 USB3.0 Type A Receptacle connector 其 D+ & D- pin SMD pad 面积大,焊接时更要注意阻抗匹配的问题,否则容易造成接触面 Impedance 偏低的状况发生。 D+ & D- connector pin: 改善前 : 解决方案 : 此例的焊锡量要少,并确保 connector pin 与 PCB pad 平贴,才能减低 connector pin 与 PCB pad 接触面 阻抗不匹配的情况发生。 改善后 : 案例 3: C 公司的 TBT3 的 Receptacle connector 其 RX2_P & RX2_N IRL(Integrated Return Loss) 在标准附近未过, PCB 阻抗设计或是 connector 内部设计都有可能是原因之一。 未达标准 : 改善前 : 解决方案 : 经过比对确认 , 此案例虽然 Trace 设计阻抗为 50 Ω ,但实际状况下阻抗却不见得会落在 50 Ω 左右 , 故设计时可提高 PCB 设计阻抗以避免此风险 。 改善后 : 案例 4: D 公司的 USB3.0 Type A Receptacle connector 设计为 pin 脚为深入铁壳内的设计 , 测试过后此设计会造成 Near End Crosstalk(SS : TX/RX) 超过协会规范 (3.6mV) 而 fail 。 B 公司的连接器 : 改善前 : 4.1906mV 解决方案 : 经过验证,其问题点为铁壳内部的 GND 所造成,加强内外部铁壳与 PCB GND 连接其信号完整性才会提高而通过规范。 改善后 : 3.5948mV 全方位高频治具设计与测试服务 通过以上所举例出的的四个案例,都显示出高频设计上的一些不能轻忽的要点,从设计规划、治具焊接、再到加工方式,每一步的操作都会影响到高频性能。尤以焊接部分为例,轻则影响信号表现,重则阻抗不匹配或是 IL 以及 RL 不佳而使高频信号失真,这是在高频版设计上所不能轻忽的。
  • 热度 16
    2019-10-9 18:29
    4300 次阅读|
    10 个评论
    工匠精神
    摘要 工匠精神,就是把工作不仅做对,还要做 好 。 * * * * * * * * “工匠精神”,一个看上去很好理解,但又很难说明白的词。 我个人的理解:对于我们打工的人来说,就是把工作做 好 , 不是做对 !什么算是做好呢?就是好得没有毛病挑。 什么叫没有毛病挑? 现在交警在十字路口安装了电子拍照相机记录闯红灯的违章。大家收到此类违章通知时,都是看一下证据后,二话不说,直接交钱。如果没有记录照片,大家会不会老实地交钱?交警的在这个方面的投入,就算是工匠精神----在开出的罚单里挑不到毛病,违章者只好老老实实地交罚款。 * * * * * * * * 在工厂管理中,当有员工做错事,我们会从“人机料法环”五个方面入手来分析此事件中,各个方面有没有改进的机会,亡羊补牢。如果作为相关方的我在这个案例中,并没有找到要我改进的内容,我们才可以说,我的工作在这个事件中是做好了。 以下面的这一个照片为例。设计的工程师在画图时,如果考虑到实物上的接线布局,就应是1A 2A 1B 2B的顺序画原理图。工程师贪图自己的方便,布局成现在这个样子。 这种布局,就给生产线的员工挖了一个坑,员工接线时,如果不仔细看一下位置标识而直接按线色顺序接线,就是接错线。 毕竟对工程师来说,他只要做一次。而工人,是每做一次这个产品,都会要防这个坑的。有时候因为该接工岗位的工人临时请假,按排另一个工人临时顶岗,顶岗的工人第一次做这个,可能就会跳坑了。(通常情况都是这么发生的。) A 有经验的 工程师在设计时会将2A 1A对调一下。 B 好的 工程师经别人的提醒后,会立即改。并且吸取教训,以后不会再犯。 C 我们也会遇到的一种工程师,他们会以种种理由拒绝更改,用得最多的是:“ 我设计没有问题,工人接线时要看清图纸的。 ”而且,在工厂里,这种工程师还很多。 成语“勤能补拙”说是就是由B到A。 好的工程师和差一点的工程师,他们的水平都差不多,就是“好”的意识上的区别----把工作做好的工匠精神。 造成C问题的根本原因是:工程师只是呆在办公室里做设计,根本不知生产线上工人的实际操作。这个时候,在工程师这个层面谈不拢,有的人会把问题交给双方的经理们去处理。到了这个地步,双方都不会有好果子吃。经理们会认为这种小事居然要上升到他们这个层面来解决,这帮工程师的水平是不是太次了?基于这一点,有的人也不愿意把问题升级到经理那里,他会等真的有人跳坑了后,再让工程师改。但如果问题真出现了,总归是不爽的。负责一点的人会私下里和工程师泡蘑菇,缠得对方没有办法,最后达成一个折衷的方案来,比如不立即改,让工程师自己给定一个时间内完成更新即可。工程师通常会在出其它EC的时候,把这个内容顺便加进去。 好的工程师和不好的工程师,区别就在这里,就差这么一点点儿----把工作做好的工匠精神。 说到这里,引出一些关于质量管理的几个基本思路: 工厂里的质量管理,不是质量部一个部门的事,质量是所有人的事。 工厂的质量成本,在设计阶段解决的问题,其质量成本最低,只要花很少的钱就可以避免后面的大的问题发生。等量产了,发生问题后的纠正成本会很大很大很大。 第一次把事情做对。不管在哪个岗位,都要有这个意识。有时纠错的成本会很大。即使没有发生金钱损失,为纠错而花费的时间也是成本。
  • 热度 9
    2018-9-25 09:33
    4849 次阅读|
    1 个评论
    【博客大赛】开关电源:变压器详解(一)
    一时兴起,想和大家聊聊变压器的,到了提笔写的时候,心里还是有点发虚的。突然发现原来自己对变压器的了解是如此肤浅。平时做电源基本都是套用公式或者是经验值,计算都是利用软件,真正深入到原理,确实也说不出一二三,也道不明白四五六七。怎么说,借此机会也正好倒逼自己把一些基础的东西整理一下,就当实践和理论的印证。不到位的地方大神小白不要见笑,当然也帮忙指正,一起学习。 要说变压器,第一个反应是图( 1 )这种大家伙, No… ,这里要讨论的是高频开关电源用的变压器,图( 2 )里的这些小只的。 图( 1 ) 图(2) 变压器是反激开关电源的核心,开关电源的输入输出参数决定了变压器各个部件参数,变压器最终的性能又影响到开关电源本身性能。变压器就是要让开关电源工作在一个最优的或者说相对好的工作点上。 开关电源变压器设计要遵循以下两个原则: * 温升: 安规对变压器温升有严格的规定。 Class A 的绝对温度不超过 90°C ; Class B 不能超过 110°C 。因此,温升在规定范围内,是我们设计变压器必须遵循的准则。 * 成本: 开关电源设计中,成本是主要的考虑因素,而变压器又是电源系统的重要组成部分,因此如何将变压器的价格,体积和品质最优化,是开关电源设计者努力的方向。 设计变压器首先要关注以下系统输入输出参数,根据这些参数来设计变压器部件的参数,下面我罗列出来: * 输入电压: Vacmin~Vacmax * 最大导通时间: Tonmax * 输出电压: Vout * 输出电流: Iout * 输入频率: f L * 工作频率: fs * 设计效率:η * 输入功率: Pin=Pout/ η * 最大温升: 40 ℃ 变压器设计,没有特定的套路,也没有啥说先算哪个再设计哪个的说法(因为,通常,工程师都是用软件计算的么,嘿嘿),查阅了很多资料,找了一个我认为比较清晰的思路分享给大家,当然先后顺序值得商榷,有的是同时进行的,有感觉没必要算都是经验值或者是没有特殊情况都是常规值直接拿来用,做个参考了解下也是有必要的,下面我也罗列出来: 1. 选择开关管和输出整流二极管; 2.计算变压器匝数比; 3.确定最低输入电压和最大占空比; 4.反激变换器的工作过程分析; 5.计算初级临界电流均值和峰值; 6.计算变压器初级电感量; 7. 选择变压器磁芯; 8.计算变压器初级匝数、次级匝数和气隙长度; 9.满载时峰值电流; 10.最大工作磁芯密度 Bmax ; 11. 计算变压器初级电流、副边电流的有效值; 12. 计算原边绕组、副边绕组的线径,估算窗口占有率; 13. 计算绕组的铜损; 14. 变压器绕线结构及工艺; 在查阅资料的时候,看到一幅很有意思的关于开关电源变压器的思维导图,这边分享给大家,图( 3 )。 今天是 2018 年中秋,关于开关电源变压器的话题先开个头,接下来的内容,容我慢慢整理一番,在此,祝各位电子同行或者电子爱好者中秋快乐,阖家幸福。 攻城狮聚聚 们的聚集地,期待你们的加入↓↓↓ ( 此群仅用于技术交流与学习讨论, 群内不定时资料分享) 无法入群时,可添加管理员微信 zcoreplayer007 (请备注: 技术交流群 )
  • 热度 6
    2015-4-30 11:40
    524 次阅读|
    0 个评论
    苹果手表从上周开始陆续到货了,最近这几天的一个热门话题自然就是苹果手表的真机上手体验。 尽管苹果手表最贵的Edition版可以达到12万,但运动款真心不算贵,定价三千块钱不到,也就是国内市场一部中高端手机的价格。这个定价一定让很多人心里开始长草——不过就是一部普通手机的钱就,可以换来手腕上的一圈闪,这感觉绝对要比Jawbone之类的手环好得多。在国内市场,我预计苹果手表卖得最好的就是运动款和Edition版。要么性价比,要么最顶配,这是非苹果目标用户对于苹果产品的典型心态。 苹果手表刚发布的时候,我在微博上写下了这样一句话: 现在苹果手表开始发货了,我也应该重新审视当时的这个论断。很巧的是,身边有些同事和朋友入手了,因此让我有机会近距离检视苹果手表的最终呈现。 作为一款智能手表,苹果手表的设计缺少了苹果在工业设计上一贯的惊艳。客观来讲,我们不能对苹果要求过高。考虑到需要一个屏幕,智能手表的表盘部分只能有两个选择:方形或是圆型,于是,主体部分能够发挥的差不多就只有厚度和导角了。但是,麻雀虽小,五脏俱全,减厚还需要更多的技术突破,尤其是电池技术的突破才能逐渐实现。 苹果的设计语言决定了导角不可以随意发挥,于是,苹果将更多的精力放在了表带的设计上。运动版的表带采取了与iPod Touch的吊带相同的设计语言,而金属和皮质的表带则直接回归传统。所以,当你看到一个戴着苹果手表的人,一定要看一下表带,因为那才是真正的选择。 尽管没有什么颠覆性,但我们也必须承认苹果在设计上的思考要比此前众多的安卓手表深刻。中规中矩的设计,“形”让位于“用”。         矩形的表盘最大化利用显示空间;        只允许单点触摸让操作变得简单;        整合了按钮的转轮沿袭了Sony Clie在Palm上的思路;        非必需不亮屏的策略让续航时间得以最大化;        极度克制的提醒机制最大化避免了对用户的骚扰。 相较而言,一些预装的第三方应用,就完全不具备苹果的苦心。这些第三方应用所想的只是如何将自己在手机端的设计适配到手表上,而根本不考虑如何针对手表的交互特点对应用加以裁剪。所以,在苹果手表上首发的应用没有必要洋洋自得,首发的结果可能只是做个反面陪衬,让用户更强烈地感受到苹果的原生设计是多么的用心。 设计上的用心体现了苹果在手表这个产品上的努力,但这份用心更多的是赢取用户对苹果手表并不惊艳的设计的容忍——苹果手表在实用性上和之前各种基于安卓系统开发的智能手表没有根本性的不同。 手腕上的可穿戴设备,至今仍未出现真正具有颠覆性的产品。我试过智能手环,也试过智能手表,但最终这些设备都没能留在我的手腕上,我戴得最多的还是并不智能的传统手表。难怪老牌的手表制造商对于苹果手表并不觉得有什么威胁,并不智能的“智能”其实还只能算个玩具。网上已经有不少用户反馈,他们在玩过苹果手表几天后,终于发现这块智能手表最主要的用途还是看时间。 当然,智能的部分还是带来一个得到普遍认同的价值,就是提醒。但我们知道苹果手表的提醒功能是不能离开手机的。更关键的是,提醒本身并不构成闭环。提醒之后的用户行为对于手表这样一个产品来说很容易便会陷入杂乱。不论是手写还是语音,在苹果手表上的表现还谈不上精彩。我想这也是苹果把提醒做得尽可能轻的主要原因之一。 缺乏惊艳毫不影响苹果手表对于市场的重大意义,和苹果的其他产品一样,苹果手表也肩负着培育市场的重任——只有苹果手表在市场上取得成功,智能手表的市场才能真正开始启动。从两千多的入门款到十二万的土豪款,苹果手表注定将在不同的阶层中谱写成功的篇章,归根到底这是品牌的成功。我在微博上的那句评论可以改为: “苹果手表没有重新定义时间,而是重新定义了市场。”         作者:林敏UX
  • 热度 9
    2014-10-23 15:37
    2580 次阅读|
    4 个评论
    一次基于MIPS内核的运动控制器主控SoC芯片设计经历 某公司设计一款基于MIPS 32 24kf内核的用于数控系统或运动控制控制单元的主控SoC芯片。该SoC芯片采用XILINX Spartan6 FPGA为硬件平台,研究基于MIPS内核的SoC芯片。 1.1 SoC芯片硬件开发的意义 *******公司正在开发全数字交流伺服数控系统,该系统的控制单元的核心芯片是基于MIPS32 24Kf内核的SoC芯片(以下简称目标项目)。 本项目是作为目标项目的前期准备项目而展开,其意义是为开发目标项目的SoC芯片提供硬件基础和源代码。 本项目的完成将为目标项目提供丰富的IP核及源代码。 本项目的完成将为目标项目提供一致的硬件开发环境和软件开发环境。 本项目的完成将为目标项目培训有针对性的、急需的人才。 1.2 SoC芯片硬件开发的主要内容 以XILINX Spartan6 FPGA为硬件平台,研究基于MIPS内核的SoC芯片。 硬件平台选择XILINX Spartan6 FPGA,XC6SLX100T CPU内核选用MIPS32 24Kf或MIPS32 74Kf 片上总线选择AMBA(AHB+APB) 诸多其它功能IP核,详见1.2.4 RTOS软件开发环境 1.2.1  关于XILINX Spartan6 FPGA Spartan6 FPGA 为成本敏感型应用带来了低风险、低成本和低功耗的最佳平衡,与前几代器件相比,不仅功耗降低 42%,同时性能提高 12%。作为 Xilinx All Programmable 低端产品系列的一部分,Spartan6 FPGA 可提供先进电源管理技术、多达150,000 个逻辑单元、集成 PCI Express® 模块、高级存储器支持、250 MHz DSP slice以及3.2Gbps低功耗收发器。 本项目FPGA目标芯片选择XC6SLX100T。 详细数据见 附件。 1.2.2 关于MIPS内核 CPU内核选用MIPS32 24Kf或MIPS32 74Kf,为了与目标项目内核一致,优先选用MIPS32 24Kf。 1.2.2.1 MIPS32 24Kf l  With an 8-stage pipeline and a maximum clock frequency exceeding 1400 MHz in 40nm, the 24K family of cores enable SoC designers to reduce product costs and speed time-to-market by giving them the performance headroom to implement more features now and upgrades in the future with software flexibility rather than rigid, fixed hardware. l  Cadence, Synopsys, Magma and other EDA industry leaders help minimize design time and offer a proven path to silicon by co-developing tailored SoC design methodologies. This couples the high-performance, low-power 24K cores with cutting-edge core hardening technologies. l  By standardizing the core interface on OCP (www.ocpip.org), the 24K cores accelerate time-to-market by enabling easy reuse of standard SoC IP. Memory controllers, bus interconnects and other standardized peripherals are now easily integrated through common on-chip interfaces. l  The highly-scalable 24K microarchitecture implements the industry-standard MIPS32 Release 2 architecture, which includes features such as enhanced bit-field manipulation, reduced interrupt latency and enhanced cache control. l  A rich environment of third-party tools and software support the 24K family of cores.3 详细数据见 附件。 1.2.2.2 MIPS32 74Kf l  A 15-stage asymmetric dual-issue pipeline, out-of-order instruction dispatch/completion and fully synthesizable design gives SoC developers full flexibility to port the design across different processes and accelerate time-to-market l  Two versions of the 74K family are available - 74Kc™ (standard) and 74Kf™ (high-performance Floating Point Unit) l  Standard OCP bus interface provides backward-compatibility with existing 24K, 24KE and 34K cores l  A rich ecosystem of third-party software and debug tools coupled with software and tools support from MIPS Technologies Back-end EDA flow support for Cadence, Magma and Synopsys design tools      详细数据见附件 。 1.2.3 关于AMBA 2.0片上总线 随着深亚微米工艺技术日益成熟,集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法,发展到基于IP复用的设计方法,并在SoC设计中得到了广泛应用。在基于IP复用的SoC设计中,片上总线设计是最关键的问题。由ARM公司推出的AMB**上总线受到了广大IP开发商和SoC系统集成者的青睐,已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。  AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接,作为SoC的片上系统总线,它包括以下一些特性:单个时钟边沿操作;非三态的实现方式;支持突发传输;支持分段传输;支持多个主控制器;可配置32位~128位总线宽度;支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成,整个AHB总线上的传输都由主模块发出,由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。 APB主要用于低带宽的周边外设之间的连接,例如UART、1284等,它的总线架构不像AHB支持多个主模块,在APB里面唯一的主模块就是APB 桥。其特性包括:两个时钟周期传输;无需等待周期和回应信号;控制逻辑简单,只有四个控制信号。 AMBA 2.0规范详细内容见附件 1.2.4 关于片上其它诸多的功能IP 本项目的目的之一是为目标项目提供丰富的IP核及源代码。这些IP核都挂在片内总线AMBA上。 本项目需要的IP核列表如下,乙方要尽力满足甲方对IP核的需要,实在无法实现的IP核应用需要说明原因,并双方确认。 序号 IP核名称  释义 1 MIPS 32 24kf/74kf CPU核,140/450MHz 2 PFB Prefetch buffer 3 TPA_RAM(8KB) 用于AHB master之间数据传输 4 ZSV Time slice management 5 TTU Trace timer unit 6 ICU interrupt controller unit 7 DDR2 内存 8 NAND/COMPACT FLASH_IF 闪存接口 9 GDMA(4.2KB RAM) General DMA 10 PCIICU PCI interrupt controller unit 11 AHB_APB_BRIDGE 片内总线 12 SD_MMC SD/MMC卡界面 13 PROFINET(3x) PROFINET(3x)工业实时以太网 14 PROFIBUS(2x)(512KB RAM) PROFIBUS(2x)(512KB RAM)现场总线 15 IOCC IO control core 16 TIMER 时钟 17 SEMAPHORE 多线程同步应用 18 WATCHDOG 看门狗 19 BOOT_ROM BOOT_ROM,引导ROM 20 UART(2x) UART(2x) 通用异步收发传输器 21 I2C(1x) I2C(1x) 两线式串行总线 22 SPI 高速串行接口 23 ET200S_IF(3KB RAM) ET200S_IF(3KB RAM)分布式IO终端接口 24 SPS Simatic processor support module 25 FMIO/FMZ/PDC   26 GPIO 通用I/O功能 27 MUTI_LAYER_AHB 32bit 片内总线 28 AHB_AHB_BRIDGE 片内总线 29 EDCICU Error Detection and Correction ICU 30 SMT SERIAL MODULE TEST UNIT 31 APB 32bit 片内总线 甲方保留对列表中IP核增减、修改的权利,需方会及时通知乙方具体的增减、修改项,由此引起的商务条款修改由双方协议解决。 释义的内容有待甲方进一步解释。 第2章 SoC芯片功能图 2.1 SoC芯片片载硬件的功能图       细节见附件: 2.2 功能图解释     见1.2.4 IP核释义  
相关资源
  • 所需E币: 5
    时间: 2021-2-5 17:05
    大小: 9.97MB
    上传者: eeNick
    《高速数字系统设计:互连理论和设计实践手册》图书简介高速数字系统设计:互连理论和设计实践,机械工业出版社出版,英文原版书名:High-SpeedDigitalSystemDesign:AHandbookofInterconnectTheoryandDesignPractices,作者:StephenH.Hall,GarrettW.Hall,JamesA.McCall。这本书详细讲解现代高速数字系统设计的理论与实现方法,部析数字总线上的高频效应,介绍了多种成熟技术和应用实例,将通俗易懂的原理解释与大量实用问题解决方案相结合,为当前的数字系统设计技术提供实践指导。主要内容包括基本传播输线理论、串扰和非理想传输线、封装、过孔、连接器、非理想电流回路、同步开关噪声、数字时序分析、辐射、高速测量技术等。高速数字系统设计:互连理论和设计实践手册图书目录第1章互连设计的重要性1.1基础1.2过去和未来第2章理想传输线基本原理2.1PCB或MCM上的传输线结构2.2波的传播2.3传输线参数2.4发送初始波和传输线反射2.5补充示例第3章串扰3.1互感和互容3.2电感矩阵和电容矩阵3.3场仿真器3.4串扰感应噪声3.5用等效电路模型仿真串扰3.6串扰感应延迟时间和信号完整性变化3.7串扰引起的阻抗变化3.8奇、偶模传输线对的匹配3.9串扰最小化设计3.10补充示例第4章非理想互连问题4.1传输线损耗4.2介电常数的变化4.3走线弯曲4.4符号间干扰4.590°转角效应4.6拓扑效应第5章连接器、封装和过孔5.1过孔5.2连接器5.3芯片封装第6章非理想回路、同步开关噪声和功率传输6.1非理想电流回路6.2本地功率传输网络6.3SSO/SSN第7章缓冲器建模7.1模型分类7.2基本的CMOS输出缓冲器7.3在饱和区中工作的输出缓冲器7.4小结第8章数字时序分析8.1公用时钟时序8.2源同步时序8.3其他总线信号传输技术第9章设计方法学9.1时序9.2时序度量、信号质量度量和测试负载9.3设计优化9.4灵敏度分析9.5设计指南9.6参数提取9.7在设计系统时应遵循的通用经验方法第10章辐射规范和系统噪声最小化10.1FCC辐射规范10.2辐射的物理原理10.3去耦与扼流10.4补充的PCB设计准则、封装须知与引脚布局10.5机箱设计10.6时钟频谱扩展第11章高速测量技术11.1数字示波器11.2时域反射计11.3TDR的精度11.8矢量网络分析仪附录A阻抗公式的其他特性附录BGTL电流模式分析附录C数字信号的频域分量附录D有用的S参数变换附录E分贝的定义附录FFCC辐射限制参考书目索引
  • 所需E币: 5
    时间: 2021-2-5 17:16
    大小: 39.5MB
    上传者: eeNick
    《芯片及系统的电源完整性建模与设计》图书简介芯片及系统的电源完整性建模与设计,电子工业出版社出版,MadhavanSwaminathan及A.EgeEngin著,李玉山,张木水译,这是国内公开出版的第一本有关电源完整性的书,注意,是专门讲电源完整性哟,像EricBogatin的信号完整性与电源完整性分析(第二版)或者信号完整性揭秘:于博士SI设计手记等讲信号完整性方面的书只是拿出一小部分章节来介绍PCB设计的电源完整性问题,而这本书对于芯片及联合PCB整个电子电路系统的电源完整性问题有了很系统性的讲解,但要有微波技术和计算电磁学的基础。灰常值得收藏,但现在这本书在各大网上商城已经买不到啦,卖断货了,现在老wu在博客里将书的高清电子版分享出来,方便需要了解电源完整性设计及仿真的同学们。书是好书,但内容还是挺深的,需要慢慢体会,下载下来慢慢看吧,可别急于求成弄成抑郁了可别怪老wu哟,O(∩_∩)O~芯片及系统的电源完整性建模与设计目录第1章基本概念1.1引言1.1.1晶体管的功能1.1.2电源配送中的问题1.1.3电源配送在微处理器和IC中的重要性1.1.4电源配送网络1.1.5电源供电中的跳变1.2电源配送的简单关系1.2.1内核电路1.2.2I/O电路1.2.3SSN产生的时延1.2.4SSN影响时序和电压容限1.2.5电容器与电流的关系1.3PDN的设计1.3.1目标阻抗1.3.2阻抗和噪声电压1.4PDN的组成部件1.4.1稳压器1.4.2旁路或去耦电容器1.4.3封装和电路板中的平面1.4.4片上电源分配1.4.5PDN中的部件1.5PDN分析1.5.1单节点分析1.5.2分布式分析1.6芯片一封装反谐振:实例1.7高频测量1.7.1阻抗测量1.7.2自阻抗测量1.7.3转移阻抗测量1.7.4完全消除探针电感的阻抗测量1.8以平面为参考的信号线1.8.1作为传输线的信号线1.8.2传输线参数与SSN的关系1.8.3SSN与返回路径突变的关系1.9PDN建模方法学1.10总结参考文献第2章平面建模2.1引言2.2平面的特性2.2.1频域2.2.2时域2.2.3二维平面2.3采用局部电感的集总模型2.3.1提取电感和电阻矩阵2.4基于分布式电路的方法2.4.1传输线建模2.4.2传输矩阵法2.4.3单元格元件的频率相关特性2.4.4平面间隙建模2.5离散化平面模型2.5.1有限差分法2.5.2有限时域差分法2.5.3有限元法2.6解析法2.6.1谐振腔法2.6.2谐振腔模型的网络表示2.7多平面对2.7.1过孔耦合2.7.2导体耦合2.7.3孔径耦合2.8总结参考文献第3章同时开关噪声3.1引言3.1.1SSN的建模方法3.2简单模型3.2.1输出缓冲器建模……第4章时域仿真方法第5章应用附录A附录B软件清单术语表
  • 所需E币: 5
    时间: 2021-1-27 09:14
    大小: 33.39MB
    本书介绍了如何应用OrCAD软件包来设计和生产印制电路板。书中大量的示例展示了如何用Capture绘制电路的原理图,如何用PCBEditor设计可投产的电路板。同时,还讲述了印制电路板设计的相关知识,包括印制电路板的生产流程、参考标准、可生产性设计、信号完整性设计等。本书既可以作为大专院校学生和工程师深入学习该软件的参考书,也可以作为了解印制电路板设计过程的参考用书。第1章印制电路板设计和CAD简介    11.1CAD和OrCAD设计套件    11.2印制电路板的生产    21.2.1PCB芯层和叠层    21.2.2PCB的生产流程    41.2.3显像和化学蚀刻    41.2.4机械碾磨    61.2.5叠层对准    61.3OrCADPCBEditor在PCB设计过程中的功能    71.4PCBEditor输出的设计文件    91.4.1PCBEditor的格式文件    91.4.2Gerber文件    91.4.3PCB装配层和文件    10第2章举例介绍PCB的设计流程    112.1设计流程概述    112.2使用PCBEditor设计印制电路板    172.2.1PCBEditor窗口    172.2.2绘制印制板外框    182.2.3放置元件    182.2.4移动和旋转元件    192.2.5印制电路板布线    212.2.6生成制造用底片    23第3章工程结构和PCBEditor工具集    243.1工程建立和原理图输入详解    243.1.1Capture工程介绍    243.1.2Capture元件库介绍    263.2PCBEditor环境和工具集介绍    273.2.1术语    273.2.2PCBEditor窗口和工具    283.2.3设计窗口    283.2.4工具栏组    283.2.5可隐藏窗口的控制面板    323.2.6Command窗口    333.2.7WorldView窗口    343.2.8状态栏    343.2.9颜色和可视性对话框    353.2.10LayoutCrossSection对话框    363.2.11ConstraintManager    363.2.12生成底片和钻孔文件    373.2.13文本文件介绍    38第4章工业标准介绍    404.1标准化组织    404.1.1印制电路协会(IPC——印刷电路学协会,InstituteforPrintedCircuits)    414.1.2电子工业协会(EIA,ElectronicIndustriesAlliance)    414.1.3电子工程设计发展联合协会(JEDEC,JointElectronDeviceEngineeringCouncil)    414.1.4国际工程协会(IEC,InternationalEngineeringConsortium)    414.1.5军用标准(MilitaryStandards)    414.1.6美国国家标准协会(ANSI,AmericanNationalStandardsInstitute)    424.1.7电气电子工程协会(IEEE,InstituteofElectricalandElectronicsEngineers)    424.2印制板的类型    424.2.1性能等级    424.2.2制造水平    434.2.3生产类型和装配子类    434.2.4IPC连接盘密度等级    434.3标准生产公差    444.3.1对准公差    444.3.2破孔和孔环控制    444.4PCB的尺寸和公差    444.4.1标准板材尺寸    454.4.2工具区公差及印制板的有效利用    454.4.3标准成品印制板厚度    454.4.4芯层厚度    464.4.5预浸层厚度    464.4.6镀覆孔和通孔的覆铜厚度    474.4.7覆铜厚度    474.5导线和蚀刻公差    484.6标准孔尺寸    484.7阻焊层公差    494.8参考文献    494.9推荐阅读    504.10其他相关资料    50第5章可生产性设计    515.1印制板装配和焊接过程    515.1.1装配过程    515.1.2焊接过程    525.2元件放置和导向    555.2.1插装元件的间距    565.2.2表面贴装元件的间距    585.2.3混合插装与表面贴装的间距要求    605.3适应印制板生产的封装和焊盘设计    605.3.1表面贴装元件的焊盘    605.3.2插装元件的焊盘图形    655.4参考文献    69第6章PCB设计和信号完整性    706.1与PCB布设无关的电路设计问题    706.1.1噪声    706.1.2失真    716.1.3频率响应    716.2与PCB布设有关的问题    716.2.1电磁干扰和串扰    716.2.2电磁场和电感耦合    726.2.3环路电感    746.2.4电场和电容耦合    756.3地平面和地弹    766.3.1地是什么以及不是什么    766.3.2地(返回)平面    786.3.3地弹和轨塌陷    796.3.4隔离电源和地平面    816.4PCB的电气特性    826.4.1特性阻抗    826.4.2反射    866.4.3振铃    896.4.4电长导线    906.4.5临界长度    926.4.6传输线终端    936.5PCB布线问题    946.5.1基于电性能考虑的元件放置    956.5.2PCB叠层    956.5.3旁路电容和扇出    996.5.4导线宽度和载流能力    996.5.5导线宽度和阻抗控制    1006.5.6导线间距和抗电强度    1056.5.7导线间距和降低串扰(3w原则)    1056.5.8锐角和90o角导线    1066.6应用PSpice仿真传输线    1076.6.1仿真数字传输线    1086.6.2仿真模拟信号    1106.7参考文献    1116.8按序号排列的参考文献    111第7章建立和编辑Capture元件    1127.1Capture元件库    1127.2复合元件类型    1137.2.1同构元件    1137.2.2异构元件    1137.2.3引脚    1137.3元件编辑工具    1147.3.1选择工具和设置    1147.3.2引脚工具    1157.3.3图形工具    1157.3.4缩放工具    1157.4创建Capture元件的方法    1167.4.1方法1:应用NewPart选项创建元件    1167.4.2方法2:应用Capture电子表格(Spreadsheet)创建元件    1257.4.3方法3:从工具菜单中选择GeneratePart创建元件    1277.4.4方法4:应用PSpiceModelEditor生成元件    1287.5建立Capture符号    139第8章建立和编辑封装    1408.1PCBEditor的符号库    1408.2封装组成    1418.2.1焊盘    1428.2.2图形对象    1438.2.3文本    1438.2.4最小规定封装    1448.2.5可选封装对象    1448.3PadstackDesigner    1448.3.1焊盘编辑器的Parameters标签页    1468.3.2焊盘编辑器的Layers标签页    1468.4封装设计实例    1478.4.1实例1:从零开始的插装元件设计    1478.4.2实例2:从已有符号开始的表面贴装元件设计    1538.4.3实例3:应用符号向导的PGA设计    1558.5散热焊盘的曝光符号    1598.6机械符号    1628.6.1安装孔    1628.6.2生成机械绘图    1638.6.3在印制板图上放置机械符号    1658.7盲孔、埋孔和微孔    1668.8应用IPC-7351连接盘图形浏览器(LandPatternViewer)    1688.9参考文献    170第9章PCB设计实例    1719.1简介    1719.2设计流程概述    1719.3实例1:双电源供电的模拟电路设计    1739.3.1原始设计思想及准备    1749.3.2建立Capture工程    1759.3.3PCBEditor设计准备    1809.3.4印制板设置    1869.3.5设计规则检测与状态    2039.3.6定义板层    2059.3.7覆铜    2079.3.8检查引脚与平面层的连通性    2109.3.9定义布线宽度与间距规则    2139.3.10印制板预布线    2159.3.11手动布线    2189.3.12结束设计    2209.4实例2:使用分割电源层与接地层的模拟/数字混合设计    2259.4.1Capture中的混合信号电路设计    2259.4.2为分割平面层定义叠层    2299.4.3设置布线约束    2339.4.4添加布线层的地平面    2389.5实例3:多页面、多电源及多参考地的混合A/D印制板设计与PSpice仿真    2419.5.1介绍    2419.5.2多平面层策略    2419.5.3Capture工程的PSpice仿真设置及印制板设计    2449.5.4使用PCBEditor设计印制板    2519.5.5设置网络的过孔    2579.5.6连接不同接地层的其他方法    2629.6例4高速数字电路设计    2659.6.1微带传输线的叠层设置    2679.6.2应用覆铜和过孔建立散热器    2689.6.3确定传输线的临界长度    2739.6.4时钟电路的隔离地平面    2759.6.5门电路和引脚互换    2779.6.6应用互换选项    2799.6.7应用自动互换选项    2819.7正性平面层    2839.7.1正性平面层的底片制作    2869.7.2正性和负性平面文件大小的比较    2879.7.3应用正性和负性平面层的利弊    2889.8设计模板    2889.8.1自定义Capture模板    2889.8.2自定义PCBEditor印制板模板    2889.8.3自定义PCBEditor技术模板    2909.9应用印制板向导(BoardWizard)    2909.10投入生产    2939.11参考文献    293第10章底片制作和印制板生产    29410.1Capture原理图设计    29410.2PCBEditor印制板设计    29510.2.1印制板布线    29510.2.2放置机械符号    29610.2.3生成加工数据    29810.2.4生成底片文件    29910.2.5生成钻孔文件    30610.2.6生成布线路径(RoutePath)文件    30710.2.7生成布线文件    30910.2.8检查底片    31010.3应用CAD工具建立PCB图的三维模型    31110.4生产印制板    31310.5生成拾取与放置文件    31310.6参考文献    316附录A设计标准系列    317附录B封装的部分列表以及OrCADLayout中的部分封装    319附录C各种逻辑元件序列的上升和下降时间    326附录D钻孔与螺纹尺寸    328附录E按主题参考    329
  • 所需E币: 5
    时间: 2021-1-26 15:14
    大小: 41.32MB
    《数字集成电路:电路、系统与设计(第二版)》,电子工业出版社出版,外文书名:DigitalIntegratedCircuits:ADesignPerspective,SecondEdition,作者:简·M.拉贝艾(JanM.Rahaey)(作者),AnanthaChandrakasan(作者),BorivojeNikolic(作者),周润德(译者),等(译者)。本书由美国加州大学伯克利分校JanM.Rabaey教授等人所著。全书共12章,分为三部分:基本单元、电路设计和系统设计。本书在对MOS器件和连线的特性做了简要的介绍之后,深入分析了数字设计的核心——反相器,并逐步将这些知识延伸到组合逻辑电路、时序逻辑电路、控制器、运算电路以及存储器这些复杂数字电路与系统的设计中。为了反映数字集成电路设计进入深亚微米领域后正在发生的深刻变化,本书以CMOS工艺的实际电路为例,讨论了深亚微米器件效应、电路最优化、互连线建模和优化、信号完整性、时序分析、时钟分配、高性能和低功耗设计、设计验证、芯片测试和可测性设计等主题,着重探讨了深亚微米数字集成电路设计所面临的挑战和启示。《数字集成电路:电路、系统与设计(第二版)》图书目录第一部分基本单元第1章引论1.1历史回顾1.2数字集成电路设计中的问题1.3数字设计的质量评价1.3.1集成电路的成本1.3.2功能性和稳定性1.3.3性能1.3.4功耗和能耗1.4小结1.5进一步探讨期刊和会议论文集参考书目参考文献习题第2章制造工艺2.1引言2.2CMOS集成电路的制造2.2.1硅圆片2.2.3一些重复进行的工艺步骤2.2.4简化的CMOS工艺流程2.3设计规则——设计者和工艺工程师之间的桥梁2.4集成电路封装2.4.1封装材料2.4.2互连层2.4.3封装中的热学问题2.5综述:工艺技术的发展趋势2.5.1近期进展2.5.2远期展望2.6小结2.7进一步探讨参考文献设计方法插入说明A——IC版图参考文献第3章器件3.1引言3.2二极管3.2.1二极管简介——耗尽区3.2.2静态特性3.2.3动态或瞬态特性3.2.4实际的二极管——二次效应3.2.5二极管SPICE模型3.3MOS(FET)晶体管3.3.1MOS晶体管简介3.3.2静态情况下的MOS晶体管3.3.3实际的MOS晶体管——一些二阶效应3.3.4MOS管的SPICE模型3.4关于工艺偏差3.5综述:工艺尺寸缩小3.6小结3.7进一步探讨参考文献习题设计方法插入说明B——电路模拟进一步探讨参考文献第4章导线4.1引言4.2简介4.3互连参数——电容、电阻和电感4.3.1电容4.3.2电阻4.3.3电感4.4导线模型4.4.1理想导线4.4.2集总模型(LumpedModel)4.4.3集总RC模型4.4.4分布rc线4.4.5传输线4.5导线的SPICE模型4.5.1分布rc线的SPICE模型4.5.2传输线的SPICE模型4.5.3综述:展望未来4.6小结4.7进一步探讨参考文献第二部分电路设计第5章CMOS反相器5.1引言5.2静态CMOS反相器——直观综述5.3CMOS反相器稳定性的评估——静态特性5.3.1开关阈值5.3.2噪声容限5.3.3再谈稳定性5.4CMOS反相器的性能:动态特性5.4.1计算电容值5.4.2传播延时:一阶分析5.4.3从设计角度考虑传播延时5.5功耗、能量和能量延时5.5.1动态功耗5.5.2静态功耗5.5.3综合考虑5.5.4利用SPICE分析功耗5.6综述:工艺尺寸缩小及其对反相器衡量指标的影响5.7小结5.8进一步探讨参考文献习题第6章CMOS组合逻辑门的设计6.1引言6.2静态CMOS设计6.2.1互补CMOS6.2.2有比逻辑6.2.3传输管逻辑6.3动态CMOS设计6.3.1动态逻辑:基本原理6.3.2动态逻辑的速度和功耗6.3.3动态设计中的信号完整性问题6.3.4串联动态门6.4设计综述6.4.1如何选择逻辑类型6.4.2低电源电压的逻辑设计6.5小结6.6进一步探讨参考文献习题设计方法插入说明C——如何模拟复杂的逻辑电路参考文献设计方法插入说明D——复合门的版图技术进一步探讨第7章时序逻辑电路设计7.1引言7.1.1时序电路的时间参数7.1.2存储单元的分类7.2静态锁存器和寄存器7.2.1双稳态原理7.2.2多路开关型锁存器7.2.3主从边沿触发寄存器7.2.4低电压静态锁存器7.2.5静态SR触发器——用强信号直接写数据7.3动态锁存器和寄存器7.3.1动态传输门边沿触发寄存器7.3.2C2MOS——一种对时钟偏差不敏感的方法7.3.3真单相钟控寄存器(TSPCR)7.4其他寄存器类型7.4.1脉冲寄存器7.4.2灵敏放大器型寄存器7.5流水线:优化时序电路的一种方法7.5.1锁存型流水线与寄存型流水线7.5.2NORACMOS——流水线结构的一种逻辑形式7.6非双稳时序电路7.6.1施密特触发器7.6.2单稳时序电路7.6.3不稳电路7.7综述:时钟策略的选择7.8小结7.9进一步探讨参考文献第三部分系统设计第8章数字集成电路的实现策略8.1引言8.2从定制到半定制以及结构化阵列的设计方法8.3定制电路设计8.4以单元为基础的设计方法8.4.1标准单元8.4.2编译单元8.4.3宏单元、巨单元和专利模块8.4.4半定制设计流程8.5以阵列为基础的实现方法8.5.1预扩散(或掩模编程)阵列8.5.2预布线阵列8.6综述:未来的实现平台8.7小结8.8进一步探讨参考文献习题设计方法插入说明E——逻辑单元和时序单元的特性描述参考文献设计方法插入说明F——设计综合进一步探讨参考文献第9章互连问题9.1引言9.2电容寄生效应9.2.1电容和可靠性——串扰9.2.2电容和CMOS电路性能9.3电阻寄生效应9.3.1电阻与可靠性——欧姆电压降9.3.2电迁移9.3.3电阻和性能——RC延时9.4电感寄生效应9.4.1电感和可靠性——Ldidt电压降9.4.2电感和性能——传输线效应9.5高级互连技术9.5.1降摆幅电路9.5.2电流型传输技术9.6综述:片上网络9.7小结9.8进一步探讨参考文献习题第10章数字电路中的时序问题10.1引言10.2数字系统的时序分类10.2.1同步互连10.2.2中等同步互连10.2.3近似同步互连10.2.4异步互连10.3同步设计——一个深入的考察10.3.1同步时序原理10.3.2偏差和抖动的来源10.3.3时钟分布技术10.3.4锁存式时钟控制10.4自定时电路设计10.4.1自定时逻辑——一种异步技术10.4.2完成信号的产生10.4.3自定时的信号发送10.4.4自定时逻辑的实例10.5同步器和判断器10.5.1同步器——概念与实现10.5.2判断器10.6采用锁相环进行时钟综合和同步10.6.1基本概念10.6.2PLL的组成功能块10.7综述:未来方向和展望10.7.1采用延时锁定环(DLL)分布时钟10.7.2光时钟分布10.7.3同步与非同步设计10.8小结10.9进一步探讨参考文献习题设计方法插入说明G——设计验证参考文献第11章设计运算功能块11.1引言11.2数字处理器结构中的数据通路11.3加法器11.3.1二进制加法器:定义11.3.2全加器:电路设计考虑11.3.3二进制加法器:逻辑设计考虑11.4乘法器11.4.1乘法器:定义11.4.2部分积的产生11.4.3部分积的累加11.4.4最终相加11.4.5乘法器小结11.5移位器11.5.1桶形移位器11.5.2对数移位器11.6其他运算器11.7数据通路结构中对功耗和速度的综合考虑11.7.1在设计时间可采用的降低功耗技术11.7.2运行时间的功耗管理11.7.3降低待机(或休眠)模式中的功耗11.8综述:设计中的综合考虑11.9小结11.10进一步探讨参考文献习题第12章存储器和阵列结构设计12.1引言12.1.1存储器分类12.1.2存储器总体结构和单元模块12.2存储器内核12.2.1只读存储器12.2.2非易失性读写存储器12.2.3读写存储器(RAM)12.2.4按内容寻址或相联存储器(CAM)12.3存储器外围电路12.3.1地址译码器12.3.2灵敏放大器12.3.3参考电压12.3.4驱动器/缓冲器12.3.5时序和控制12.4存储器的可靠性及成品率12.4.1信噪比12.4.2存储器成品率12.5存储器中的功耗12.5.1存储器中功耗的来源12.5.2存储器的分割12.5.3降低工作功耗12.5.4降低数据维持功耗12.5.5小结12.6存储器设计的实例研究12.6.1可编程逻辑阵列12.6.24MbSRAM12.6.31GbNANDFlash存储器12.7综述:半导体存储器的发展趋势与进展12.8小结12.9进一步探讨参考文献
  • 所需E币: 0
    时间: 2020-12-27 23:00
    大小: 728.57KB
    上传者: stanleylo2001
  • 所需E币: 1
    时间: 2020-12-30 16:45
    大小: 1.18MB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:45
    大小: 171KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:59
    大小: 973.1KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:35
    大小: 64KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:36
    大小: 1.83MB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:39
    大小: 146.76KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:43
    大小: 296KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:26
    大小: 172KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:26
    大小: 23.5KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:33
    大小: 587.5KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:33
    大小: 58KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:20
    大小: 347KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-30 16:23
    大小: 886KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-29 20:16
    大小: 219.91KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
  • 所需E币: 1
    时间: 2020-12-29 19:39
    大小: 465.44KB
    上传者: Argent
    电子产品日新月异,不管是硬件工程师还是软件工程师,基本的模电、数电知识也是必备的条件,从二极管到三极管,从单片机到多核MCU,3G网络到5G产品的普及,不管电子产品的集成度怎么高,其产品还是少不了电阻电容电感,每个元器件在电路中必然有其作用,有兴趣了解的网友,下载学习学习吧。
广告