综合时:
set_clock_uncertainty -setup = jitter+skew(+margin)
set_clock_uncertainty -hold = skew(+margin)
pre-layout STA
set_clock_uncertainty -setup = jitter+skew(+margin)
set_clock_uncertainty -hold = skew(+margin)
P&R:
set_clock_uncertainty -setup = jitter(+margin)
set_clock_uncertainty -hold =(margin)
post-layout STA:
set_clock_uncertainty -setup = jitter(+margin)
set_clock_uncertainty -hold =(margin)
set_clock_uncertainty -setup = jitter+skew(+margin)
set_clock_uncertainty -hold = skew(+margin)
pre-layout STA
set_clock_uncertainty -setup = jitter+skew(+margin)
set_clock_uncertainty -hold = skew(+margin)
P&R:
set_clock_uncertainty -setup = jitter(+margin)
set_clock_uncertainty -hold =(margin)
post-layout STA:
set_clock_uncertainty -setup = jitter(+margin)
set_clock_uncertainty -hold =(margin)
- 上一篇： Clock Tree Synthesis
- 下一篇： 做一下喜欢的网站的推广吧~~
EE直播间
更多
-
精密半导体参数测试解决方案 直播时间： 01月08日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论