用户400074的文章-面包板社区

 

文章

首页 我的博文

用户400074 2011-3-20 16:16: [转]后端PLL约束; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/64871300.html 注明：如需转载，请注明作者出 ...; 3841 4 0 4

用户400074 2011-3-20 16:12: [转]pt修hold的脚本; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/62833291.html pr后的网表里面有很多hold viola ...; 5100 3 0 3

用户400074 2011-3-17 14:36: [转]深入create_generated_clock; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/87231705.html 注明：如需转载，请注明作者出 ...; 10738 5 0 5

用户400074 2011-3-15 14:11: [转]DFT之wrpper; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/59834869.html 说明：如需转载，请注明作者出 ...; 7983 7 1 8

用户400074 2011-3-15 14:10: [转]ATPG之提高覆盖率，debug，STIL; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/60256218.html 说明：如需转载，请注明作者 ...; 9046 9 0 9

用户400074 2011-3-15 14:07: [转]DFT之autofix; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/59523721.html 说明：如需转载，请注明作者 ...; 5903 5 0 5

用户400074 2011-3-15 14:02: [转]DFT概论; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/59517651.html 说明：如需转载，请注明作者出 ...; 7023 5 0 5

用户400074 2011-3-14 21:24: [转]代码设计和CTS的讨论; 版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明 http://bb2hh.blogbus.com/logs/87236716.html 注明：如需转载，请注明作者出 ...; 1871 6 0 6

用户400074 2011-3-10 12:35: [转]讨论65nm以下工艺的Timing Signoff的问题; 原文地址：http://bbs.eetop.cn/viewthread.php?tid=280944page=1authorid=127205 同样是感谢吴高手，呵呵发个这么个话题，大家起来来讨论讨论这个问 ...; 3410 6 0 6

用户400074 2011-3-10 12:31: 转认识的一个高手写的，65nm以下工艺注意事项; 原文网址：http://bbs.eetop.cn/viewthread.php?tid=267120highlight=65nm 非常感谢高手的jiancongwoo的分享今天开这个话题，我会把需要注意的东西慢慢填 ...; 8957 7 0 5

用户400074 2010-4-20 10:00: 做一下喜欢的网站的推广吧~~; EDA专业论坛重新开站了网址如下： http://bbs.vibesic.com/; 2529 6 1 7

用户400074 2009-8-15 22:42: Clock Uncertainty; 综合时: set_clock_uncertainty -setup = jitter+skew(+margin) set_clock_uncertainty -hold = skew(+margin) pre-layout STA set_clock_uncert ...; 3573 3 0 3

用户400074 2009-8-15 22:27: Clock Tree Synthesis; Part1 Clock Tree Synthesis Best Practices Avoiding Clock Tree Synthesis (CTS) Pitfalls. This application note discusses some common problems tha ...; 4039 5 0 5

用户400074 2009-8-15 22:24: My Digital IC design Tips - Astro; tags: astedit astro clock tree astro sync port astro tlu astro create netl astsetdontuse astro macro placement flow astro astchangenetlist script as ...; 4925 5 0 5

关闭站长推荐

上一条

/3

下一条