原创 MCU应用第004篇 引脚Vdd 旁路

    为了让旁路电容发挥最佳作用，它的最小值要根据流过的瞬态电流、允许的电压跌落和过渡时间三个变量来计算：C = dI * dt / dV。举例：如果在10ns的电平转换时间里，MCU工作电流变化量是80mA，而噪声不得超过100mV的话，那么 dI = 80mA，dt = 10ns，dV = 100mV，计算出的 C = 80 * 10 / 100 = 8nF。

    只计算电容还不够，因为电路板上的导线是天然的电感（寄生电感）。上例中 Vdd 引脚到旁路电容的连线，将在电平转换的10ns时间里产生浪涌电压。允许的寄生电感也可以计算：L = dV * dt / dI。还是上面的例子，如果要求噪声电压不超过100mV，那么计算出的 L = 100 * 10 / 80 = 12.5nH。也就是说，所有引脚的等效串联电感不可以大于12.5nH。这个可以在PCB布线时加以控制。

    由于电容的非理想特性，每种类型和容量的电容，适用的频率范围是有限的。要保证在较宽的频段上达到理想的旁路效果，常常需要采用不同容量电容并联的方式。根据计算出的旁路电容值，经验上可以选择容量大2个数量级的电容与之并联使用。如果电路板面积紧张，不能给每个电源引脚配置多个电容，较大的旁路电容可以和去耦电容合并。

    选用旁路电容要注意两种谐振效应：第一种是电容与电源线或地线的寄生电感形成LC串联谐振。第二种是不同类型及容量的电容并联导致的ESL和C之间的并联谐振。在选择旁路电容的大小时，需要吸收的噪声频率要远离这些谐振频率，在PCB设计中要注意旁路电容和电源引脚之间的走线宽度和长度（减少电感）。

扩展阅读

    1. 关于 Vdd 的含义，见“原理设计第003篇 电源网络名”。   

    2. 原理设计第006篇 旁路电容