原创 [Verilog HDL入门]第一章 简介

主要的知识点:

        1.   Verilog HDL是一种用于数字系统建模的硬件描述语言，模型的抽象层次

              可以从算法级一直到开关级。

        2.   Verilog硬件描述语言能够描述：

              设计的行为特性；

              设计的数据流特性；

              设计的结构组成；

              包含响应监控和设计验证在内的延迟和波形产生机制。

        3.   建模的方法：

             行为风格：用过程化语言结构建模

             数据流风格：用连续赋值语句建模

             结构风格：用门和模块的实例引用语句建模

             混合风格：

         4.  Verilog硬件描述语言有两种数据类型：

               线网数据类型 和 变量数据类型

         5.   PLI：编程语言接口

               UDP：用户定义原语

               Verilog HDL起源 Gateway Design Automation公司

               IEEE Std1364 - 1995

               IEEE Std1364 - 2001