原创

时源芯微 专业EMC解决方案提供商  为EMC创造可能
（适用于高频时钟电路，提升EMC性能与信号稳定性）

一、设计目标

1. 抑制电源噪声：阻断高频干扰（如DC-DC开关噪声）传入晶振电源。
2. 降低时钟抖动：确保晶振输出信号纯净，减少相位噪声。
3. 通过EMC测试：减少晶振谐波辐射（如30MHz~1GHz频段）。

二、滤波电路架构

典型拓扑：
电源输入 → 磁珠（FB） → 大电容（C1） + 高频电容（C2） → 晶振VDD

1. 磁珠（Ferrite Bead）选型

• 阻抗特性：在目标频段（如100MHz~1GHz）需高阻抗（如600Ω@100MHz）。
• 额定电流：≥晶振工作电流的2倍（通常10mA~50mA）。
• 推荐型号：
  • 低频噪声：TSCA1608系列（600Ω@100MHz）。
  • 高频噪声：TSEA2012系列（1kΩ@1GHz）。

2. 大容量电容（C1）选型

• 作用：滤除低频噪声（<10MHz），稳定电源电压。
• 容值：10μF~100μF（电解电容或钽电容）。
• 关键参数：低ESR（如钽电容ESR<0.1Ω）。

3. 高频电容（C2）选型

• 作用：滤除高频噪声（>10MHz），提供低阻抗回路。
• 容值：0.1μF~1μF（陶瓷电容，X7R/X5R材质）。
• 关键参数：低ESL（<1nH），推荐0402/0603封装。

三、PCB布局关键要点

1. 磁珠紧邻电源入口：
   • 磁珠尽量靠近晶振电源引脚，走线长度<5mm。
2. 电容布局优先级：
   • 高频电容（C2）最靠近晶振VDD引脚 → 大电容（C1）次之 → 磁珠（FB）在电源路径最前端。
3. 地平面完整性：
   • 电容接地端通过多个过孔连接至完整地平面，减少接地阻抗。
4. 晶振包地处理：
   • 晶振下方铺地，周围用GND过孔包围，抑制辐射。

四、参数设计实例

场景：25MHz晶体，电源电压3.3V，存在200MHz开关电源噪声。

• 磁珠：TSCA2012E102- 1R0TF（1kΩ@100MHz，额定电流200mA）。
• 大电容：47μF钽电容（ESR=0.05Ω）。
• 高频电容：0.1μF陶瓷电容（X7R，0402封装，ESL=0.5nH）。

五、常见问题与对策

问题1：滤波后晶振启动失败

• 原因：磁珠DCR过大导致压降（如DCR=2Ω，电流50mA时压降0.1V）。
• 对策：选择DCR<0.5Ω的磁珠，或增加电源裕量。

问题2：高频噪声残留

• 原因：高频电容ESL过大或布局不佳。
• 对策：
  • 使用多个并联小电容（如0.1μF+10nF+1nF）。
  • 电容接地端直接打孔至地平面。

问题3：EMC辐射超标

• 原因：晶振谐波通过电源线耦合。
• 对策：
  • 电源线串联磁珠后，并联pF级电容（如10pF）到地，滤除GHz级噪声。
  • 在晶振输出端串联22Ω电阻，减缓信号边沿。

六、仿真与测试验证

1. 仿真工具：
   • 使用SIwave或ADS进行电源完整性（PI）仿真，优化电容组合。
2. 实测方法：
   • 频谱分析：用近场探头扫描晶振电源引脚，对比滤波前后噪声幅度。
   • 相位噪声测试：评估晶振输出信号质量（如≤-150dBc/Hz@10kHz偏移）。

七、总结

设计口诀：

• 磁珠抑高频，电容分大小
• 布局要紧凑，接地须牢靠
• 噪声无处逃，时钟稳又准