cadence软件最重要的就是约束规则的设置，这样可以给PCB板设计带来很大方面，也便于信号完整性的分析。下面说一下阻抗约束。
原理图还是15个电阻，我添加CLK1-4的net，方便设置，原理图简单，方便我们设置，在实际项目中，可以在实际项目基础上设置，我这里只是说一下如何设置。
我选择常CLK3这个net进行阻抗约束，接下来就是约束管理器了，
创建一个ECSET 我这里是100ohm。target和tolerance分别是100，和10.这里我们已经把ECSET设置好了，接下里就是我们要把某一个net赋予这个ECSET。见下图，
从表中的绿色方块，我们知道我在PCB中的布线，符合这个约束，如果不符合，它会显示红色。
如果没有出现颜色方块，按着下图设置一下，就好了。
好了先到这里吧。
- 上一篇： cadence布线拐角处断裂显示
- 下一篇： cadence15.7ROOM布局设置
EE直播间
更多
-
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论