原创 cadence15.7区域约束规则

利用最简单的PCB板来说吧，假如我们板子正常的布线是5mil线宽和5mil间距的话，

但是某些芯片引脚比较密集，需要3mil的线宽和3mil的间距，怎么办呢？我们可以设置区域约束规则，在这个特殊区域里面设置专门的线宽和间距。假如下面的R3电阻就是这个特殊的芯片，我们可以在它的周围单独设置一个区域，在这个区域里面线宽和间距为3mil。这样DRC就不会报错了。

看见了吧，在那个区域处，线宽从5mil变成了3mil，自动的不是手动修改的。

下面看看如何设置，首先找到下面的对话框，怎么来的，就不用说了吧。

Constraint area项勾选 areas require a type property ，然后点击add，

在右边的option标签里面可以看见一些选项，按着图片设置吧。然后在R3电阻周围画个封闭的框。

在这里点击attach property，shapes，

然后再刚刚绘制的那个框点击，弹出界面如下，当然了find标签要选择shape。

按着上图设置好，apply，然后ok。

再回到规则约束设置对话框，设置区域约束，间距约束。

设置区域约束，线宽约束。

然后开始布线

看到了吧，线宽自动变成了3mil。这个区域约束很有用的。