用xilinx的system generator 实现一秒延迟的电路设计，并生成了ise工程。
输出延迟一秒的简单xilinx system generator工程.rar
- 上一篇： 加法器流水线和分流水线 的实现代码
- 返回列表
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论