-
用户422901
2011-8-3 00:43
-
输出延迟一秒的简单xilinx system generator工程
-
用xilinx的system generator 实现一秒延迟的电路设计,并生成了ise工程。 输出延迟一秒的简单xilinx system generator工程.rar ...
-
-
用户422901
2011-7-30 20:20
-
追随我的梦想
-
追随我的梦想-----集成电路设计与集成系统。
-
-
用户422901
2011-7-30 20:20
-
MATLAB7.8.1汉化补丁
-
-
-
用户422901
2011-7-30 20:20
-
电子设计工程师历年考试试题及答案
-
-
-
用户422901
2011-7-30 20:19
-
历年奥斯卡获奖影片(1927—2009)
-
2010(82 届) 获奖 《拆弹部队》(The Hurt Locker),峰会娱乐 提名 《阿凡达》Avatar,20世纪 ...
-
-
用户422901
2011-7-30 20:18
-
基于MATLAB/DSP Builder DSP可控正弦信号发生器设计
-
本节以正弦波发生模块的设计为例(图 4-2),它由 4个部分构成:InCount是阶梯信号发生模块,产生线性递增的 地址信号,送往 SinLUT。SinLUT是一个正弦函数值 ...
-
-
用户422901
2011-7-30 20:17
-
Linux内核裁剪的具体过程和方法
-
发信人: longchar (niaodan), 信区: Linux 标 题: Linux内核裁剪的具体过程和方法 发信站: BBS 东篱采菊站 (Tue Oct 7 15:51:26 2008), 转 ...
-
-
用户422901
2011-7-30 20:17
-
LINUX 常用命令
-
秀秀我的Ubuntu 10.4 1. 查看隐藏文件是: Ctrl+ H?xml:namespace prefix = o ns = "urn:schemas-microso ...
-
-
用户422901
2011-7-30 20:17
-
一位全加器
-
一位全加法器设计 第一种: module add(a,b,cin,sum,cout); input a,b,cin; output sum,cout; ...
-
-
用户422901
2011-7-30 20:17
-
3--8译码器
-
module decoder(out,in); output out; input in; reg out; always @(in) begin case(in) ...
-
-
用户422901
2011-7-30 20:16
-
Ubuntu下装Cadence
-
参考 http://www.edaboard.com/ftopic377400.html Finally I've got everything working on Ubuntu 9.10. Hope this howto will be useful. I'm not goi ...
-
-
用户422901
2011-7-30 20:16
-
8位桶形移位寄存器
-
module shift(rotate_cnt,y,a); parameter shifterSIZE="8",cntSIZE=3; input rotate_cnt; input a; output y; wire tmp; assign {y,tmp} ...
-
-
用户422901
2011-7-30 20:15
-
NIOS 常见问题
-
原文见: http://www.cnblogs.com/kingst/archive/2010/05/04/1727613.html 首先需要声明一点,下面部分问题来自网络,如果版权问题,请及时通知,我 ...
-
-
用户422901
2011-7-30 20:15
-
24.5分频器
-
前段时间帮同学做了一个24.5的分频器,效果不是很好。 设计思路有两种: 1。先用锁相环二倍频,再49分频。但这个好想做不到50%占空比,由于时间问题,没有 ...
-
-
用户422901
2011-7-30 20:15
-
数字钟
-
基于ALTERA DE2 板子写的一个数字钟。
-
关闭
站长推荐
/2