用户422901的文章-第2页-面包板社区

 

文章

首页 我的博文

用户422901 2011-7-30 20:14: nios uclinux; 由于本人现在想在DE0 上跑Linux，参考了一下资料，供大家参考：内容几乎都一样，各种版本，不知到底是谁是原创，所以都列出来了；引用网址； http://www. ...; 7595 9 0 9

用户422901 2011-7-30 20:14: Linux下安装软件包; 这两天在Debian上安装一些常用软件，发现LINUX下有好几种软件包安装。从我最初接触LINUX的是RH，那个时候，用的软件包大多是以rpm为后缀的。RPM是Red Hat包管 ...; 3039 8 0 8

用户422901 2011-7-30 20:13: Vi基本流程; (1）。进入vi，在命令下输入vi hello（文件名）。此时进入的就是命令模式，光标位于屏幕的上方。（2）.在命令行模式下输入i进入到插入模式，在屏幕底部 ...; 2201 7 0 7

用户422901 2011-7-30 20:13: Samba服务器的配置; Samba服务器的配置本人是在断网下做的 Samba是一套免费的开源软件，它可以在不同系统间实现文件的共享， ...; 2360 8 0 8

用户422901 2011-7-30 20:13: system c &system verilog; System C(转自百度) 　　随着半导体技术的迅猛发展，Soc已经成为当今集成电路设计的发展方向。在系统芯片的各个设计中，像系统定义、软硬件划分、设计实现等 ...; 3662 10 0 10

用户422901 2011-7-30 20:12: 可综合的verilog语法子集; 常用的RTL语法结构如下： ☆ 模块声明： module……endmodule ☆ 端口声明：input,output,inout（inout的用法比较特殊，需要注意） ☆ 信号类型：wi ...; 2208 7 0 7

用户422901 2011-7-30 20:12: 关于verilog综合; 一：基本 Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。二：verilog语句结构到门级的映射 ...; 1367 8 0 8

用户422901 2011-7-30 20:12: Verilog之五：任务、函数及其他; 在verilog中，用户可以定义任务和函数，而且它还内置了一些系统任务和系统函数用于实现某些特定的操作。此外，本章还将介绍一些语法概念，如层次结构、VCD文件 ...; 1635 8 0 8

用户422901 2011-7-30 20:12: 关于FPGA复位可靠性的一些体会; 关于FPGA复位可靠性的一些体会以前从来没有对FPGA的复位可靠性关注过，想当然的认为应该不会有什么问题。当问题真正出在复位上的时候， ...; 1495 7 0 7

用户422901 2011-7-30 20:11: wire与reg的区别; 简单来说硬件描述语言有两种用途：1、仿真，2、综合。对于wire和reg，也要从这两个角度来考虑。 ************************************************* ...; 1462 7 0 7

用户422901 2011-7-30 20:10: Quartus II 中常见Warning 原因及解决方法; 1.Found clock-sensitive change during active clock edge at time time on register "name" 原因：vector source file中时钟敏感信号（如：数据，允许 ...; 1348 5 0 5

用户422901 2011-7-30 20:10: Verilog中的双向端口; 芯片外部引脚很多都使用inout类型的，为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出 ...; 3209 6 0 6

用户422901 2011-7-30 20:10: 异步复位、同步释放; FPGA设计中常见的复位方式即同步复位和异步复位。在深入探讨亚稳态这个概念之前，特权同学也并没有对所谓的同步复位和异步复位有太多的注意，而在实践中充分感 ...; 1452 7 0 7

用户422901 2011-7-30 20:09: 一篇很好的文章，学verilog的可以好好看看！(转载); 规范很重要工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计 ...; 2423 5 1 6

用户422901 2011-7-30 20:09: EDA工具使用; EDA工具的使用源文件fp.v 激励文件fp_test.v 一．NC+Verdi 1. 修改配置文件当前用户根目录 .cshrc ls ...; 2800 7 0 7

123 / 3 页下一页

关闭站长推荐

上一条

/2

下一条