原创 门控时钟的使用条件

2013-9-21 09:45 1346 16 16 分类: FPGA/CPLD 文集: FPGA

    通常用阵列时钟构成门控时钟。门控时钟常常同微处理器接口有关,用地址线去控制写脉冲。然而,每当用组合函数钟控触发器时,通常都存在着门控时钟。如果符合下述条件,门控时钟可以像全局时钟一样可靠的工作:

    (1)驱动时钟的逻辑必须只包含一个“与”门或一个“或”门。如果采用任何附加逻辑,在某些工作状态下,会出现竞争产生毛刺;

    (2)逻辑门的一个输入作为实际的时钟,而该逻辑门的所有其他输入必须当成地址或者控制线,他们遵守相对于时钟的建立和保持时间的约束。

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
16
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /3 下一条