 

maojianhua2007fang_905779665

文章：7 阅读：11393 评论：5 赞：88

 好友  私信个人主页

文章 7
原创 0
阅读 11393
评论 5
赞 88

原创 verilog之“缩减运算符”

 2013-8-28 16:28  4412 17 21 分类: FPGA/CPLD 文集: FPGA

reg[3:0] B;

reg C;

assign C = &B;

相当于：C = (( B[0] & B[1] ) & B[2] ) & B[3] ;

注：其他位运算符（~, |, ^, &, ^~）都有类似用法；

verilog 缩减运算符

上一篇： win7系统安装usb blaster驱动
下一篇：门控时钟的使用条件

【报名】2023全球MCU生态发展大会（深圳）

【报名】2023泰克创新论坛 - 启智未来测试为先

【上海/北京/深圳】SiFive RISC-V 中国技术论坛

【报名】是德科技前沿技术交流会 – 深圳高校专场

文章评论（4条评论）

登录后参与讨论

maojianhua2007fang_905779665 2015-11-25 09:04

同楼上回答

maojianhua2007fang_905779665 2015-11-25 09:03

~运算符本身就是对位取反，可以将其看成是缩减用法

tianyan_chn_693031868 2015-8-21 16:24

楼主我一直有个疑问，那个~怎么做缩减运算，~它可是单目操作符啊。

wsminsisi_951208640 2014-10-23 15:52

若是 reg [3:0]C; assign C =~B; 这是什么运算？有什么区别？使用环境？

查看更多评论

相关推荐阅读

maojianhua2007fang_905779665 2013-12-05 10:49: win7系统安装usb blaster驱动; 在win7下安装usb blaster驱动时，win7一般把usb blaster识别成一个没感叹号的usb设备和两个有感叹号的usb blaster，需注意更新驱动要先选中那个没感叹的usb设备...

maojianhua2007fang_905779665 2013-09-21 09:45: 门控时钟的使用条件; 通常用阵列时钟构成门控时钟。门控时钟常常同微处理器接口有关，用地址线去控制写脉冲。然而，每当用组合函数钟控触发器时，通常都存在着门控时钟。如果符合下述条件，门控时钟可以像全局时钟一样可靠的...

maojianhua2007fang_905779665 2013-08-24 11:14: Gray码; Gray码是一种数字编码方式，可以使相邻的两个数之间只有一位的差别。构造格雷码的方式很简单，首先列出 0 1 以底部为水平轴在轴下方写出轴上方的反射，并在轴上方数字左边都加0，轴...

maojianhua2007fang_905779665 2013-08-03 22:48: 如何正确使用FPGA的时钟资源; 把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计中或多或少都会用到。不过对FPGA设计新手来...

maojianhua2007fang_905779665 2013-08-03 22:39: matlab cellstr; S = ['abc', 'defg'; 'hi'] S = abc defg hi whos S Name ...

我要评论

 4

1

2

3

4

5

6

7

8

9

0

关闭热点推荐

上一条

/4

下一条