开发环境

硬件：SPARTAN XC3S700A

软件：ISE11.1

1 二输入与门实例

开发步骤

1.1 新建工程

双击ISE图标，打开软件，新建工程，出现下图时，选择芯片型号，其余均选择默认，一直到finish。

1.2 新建源文件

在芯片型号上右键，选择New Source，如下图：

在出现的选项卡上做如下选择：

点击Next，做如下选择：

点击Next，直至finish。会发现在工程中会生成一个名称为test.v的verilog模版文件，做如下编辑：

1.3 编译

选中源文件，双击Synthesize-XST，直至完成，如下图所示:

1.4分配引脚

做如下图选择，生成配置文件test.ucf。

在工程中如下图选择，双击IO Pin Planning-Post-Synthesis。

弹出新窗口出现欢迎界面，选择close，会出现以下窗口：

在相应信号上右键，选择I/O Port Properties，如下图：

出现如下界面，将b配置到LED引脚Y11，如下：

同理，配置成如下，保存退出。

在工程界面中如下选择，双击Implement Design直至配置成功，如下图所示：

1.5 配置下载

JTAG配置

如下图所示，双击Generate Programming File直至运行成功。

然后双击Manage Configuration Project，会弹出如下界面：

双击Boundary Scan，弹出如下界面：

右键，选择initialize chain，弹出如下界面：

选择Yes，弹出如下界面，选择.bit文件。

接着会提示选择SPI rom，此处不需要固化到板子上，选择No，弹出如下界面：

点击OK，在界面芯片图示上右键选择Program，如下图：

若下载成功会有如下提示：

  按开发板上按键SW9或SW10，会看到LED灯有相应亮暗变化，工程运行成功。