原创 【way to timing closure】PART5 结语

2014-1-12 09:58 899 17 17 分类: FPGA/CPLD 文集: Way to timing closure
关于前一段时间优化电路速度工作的总结到这里就结束了。

其实之前还打算通过使用位置约束,将各个模块约束在较小的范围内,以使 EDA 软件实现出更优化的电路。不过因为经验不足,实际操作时位置约束后性能反而更差。关于这点,还需要进一步的研究,也请朋友们指导一二。
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
我要评论
0
17
关闭 站长推荐上一条 /3 下一条