用户442058
文章：12 阅读：20138 评论：4 赞：181
好友 私信 个人主页

原创 【way to timing closure】PART5 结语

2014-1-12 09:58 915 17 17 分类: FPGA/CPLD 文集: Way to timing closure
关于前一段时间优化电路速度工作的总结到这里就结束了。

其实之前还打算通过使用位置约束，将各个模块约束在较小的范围内，以使 EDA 软件实现出更优化的电路。不过因为经验不足，实际操作时位置约束后性能反而更差。关于这点，还需要进一步的研究，也请朋友们指导一二。
fpga
写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
用户442058
文章：12 阅读：20138 评论：4 赞：181
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
17
关闭 站长推荐上一条 /1 下一条
  • 帖子
  • 博文