原创 I/O缓冲器信息指标（IBIS）。

我们推荐您尽可能使用IBIS模型。 用于很多器件的IBIS模型通常可以免费下载。 利用IBIS可以提供下列优势：

                               更快的仿真速度。

                               消除了非会聚 (non-convergence)。

                               可从所有EDA供应商那里获得强而有力的技术支持。

了解为何要为您的设计选用IBIS模型

SPICE：传统方法的问题

随着I/O开关频率的增加和电压电平的降低，I/O的准确模拟仿真成了现代高速数字系统设计中一个很重要的部分。 通过精确仿真I/O缓冲器、终端和电路板迹线，您可以极大地缩短新设计的面市时间。 通过在设计之初识别与问题相关的信号完整性，我们可以减少板固定点的数量。

传统意义上，SPICE分析用在需要高准确度的IC设计之类的领域中。 然而，在PCB和系统范围内，对于用户和器件供应商而言，SPICE方法有几个缺点。

由于SPICE仿真在晶体管水平上模拟电路，所以它们包含电路和工艺参数方面的详细信息。 大多数IC供应商认为这类信息是专有的，而拒绝将他们的模型公诸于众。

虽然SPICE仿真很精确，但是仿真速度对于瞬态仿真分析（常用在评估信号完整性性能时）而言特别慢。 并且，不是所有的SPICE仿真器都是完全兼容的。 默认的仿真器选项可能随SPICE仿真器的不同而不同。 因为某些功能很强大的选项可以控制精度、会聚和算法类型，所以任何不一致的选项都可能导致不同仿真器的仿真结果的相关性很差。 最后，因为SPICE存在变体，所以通常仿真器之间的模型并不总是兼容的；它们必须为特定的仿真器进行筛选。

IBIS：备选方案的优势

SPICE仿真的备选方法是I/O缓冲器信息指标（IBIS）。 起初，Intel开发IBIS是用来让用户访问精确的IO缓冲器模型，而无需冒泄露知识产权的危险。 IBIS指标现在由EIA/IBIS开放论坛维护，拥有很多来自于IC和EDA供应商的会员。

IBIS模型的核由一个包含电流、电压和时序方面信息的列表组成。 这对于IC供应商而言，极具吸引力，因为IO内部电路被视为黑盒。 未推出电路和工艺方面的晶体管级信息。

IBIS模型的仿真速度比SPICE的快很多，而精度只是稍有下降。 非会聚是SPICE模型和仿真器的一个问题，而在IBIS仿真中消除了这个问题。 实际上，所有的EDA供应商现在都支持IBIS模型，并且它们都很简便易用。 大多数器件的IBIS模型均可从互联网上免费获得。 可以在同一个板上仿真几个不同厂商推出的器件。

Xilinx为当前的所有产品提供IBIS模型，可以从我们的网站上下载。 Xilinx还提供SPICE模型。