用户606004
文章：19 阅读：75204 评论：2 赞：109
好友 私信 个人主页

原创 在EDNCHINA也有自己的博客了

2010-1-24 22:36 1983 5 6 分类: 工程师职场

偶然搜索文章发现这么好的地方，这里博客文章资料很全，门类齐全，真是相见恨晚呢。很快注册用户名，开博，从此在EDACHINA有属于自己一块地了。


希望和各位同仁共同交流，技术切磋，寻求技术进步！

写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（1条评论）

登录后参与讨论

用户1584993 2010-1-25 15:33

欢迎到edn来开博，希望可以在这里看到你的进步，同时也希望有更多的机会分享你的学习经验
回复
相关推荐阅读
用户606004 2011-09-26 18:18
verilog 中文件输入／输出任务
系统函数＄fopen用于打开一个文件，并还回一个整数指针．然后，＄fdisplay就可以使用这个文件指针在文件中写入信息，写完后，则可以使用＄fclose系统关闭这个文件 例如： integer w...
用户606004 2011-09-23 17:44
VCC、VDD、VEE、VSS的区别
电路设计以及PCB制作中，经常碰见电源符号：VCC、 VDD、VEE、VSS，他们具有什么样的关系那? 一、解释 VCC：C=circuit 表示电路的意思, 即接入电路的电压 VDD：D=devic...
用户606004 2010-05-23 02:21
使用全局和第二全局时钟资源来减小clock skew(zz)
常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等。-- IBUFG即输入全局缓冲，是与专用全...
用户606004 2010-05-21 23:52
《ASIC中异步时序设计》学习笔记
1.“结绳法” <?xml:namespace prefix = v />    “结绳法”关键是将信号结绳以后，使其保持了足够长的时间，以便另一个时钟可以正确地采样。    其中，Plu...
用户606004 2010-05-04 14:04
XILINX ISE的物理综合与优化
摘自：XILINX的《设计性能：物理综合与优化》物理综合与优化流程<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:offic...
用户606004 2010-05-03 23:40
xilinx 版帖子汇总V1.1
<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /> 转载自：http://hi.bai...
用户606004
文章：19 阅读：75204 评论：2 赞：109
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
1
5
关闭 站长推荐上一条 /2 下一条
  • 帖子
  • 博文