原创 Xilinx ram 使用笔记

2010-4-1 22:30 5308 4 5 分类: FPGA/CPLD

写优先


输入数据同时写进存储器和驱动出书到数据输出端。


<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

 


 


<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />


读优先


以前写进当前写地址的数据出现在数据输出端,此时输入的数据倍保存到存储器中。


 



不改变


输出锁存器保持不改变在写操作期间。说明在写期间输出端不会输出写期间地址的数据,不管以前保存数据还是现在的输入数据。


 



 


双端口有独立的地址和数据总线以及控制信号,但仍访问同一个存储空间,数据宽度可以不相同,深度和数据宽度比例成反比。各端口地址是各自端口读或写的最宽地址的宽度。


 


对于异步时钟,当一个端口写数据到存储空间,另一个端口不能读或写那个存储空间为一段时间。


对于同步时钟来说,写写冲突发生,存储内容是未知的。


单的双口RAM操作模式不是可选择的,而是固定的read_first.A端口只写,B端口只读。Write_read冲突只发生在两个端口之间。


端口寄存器输出可以设置内存寄存器原语和核输出寄存器,将有2级时钟延迟。

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1374002 2011-1-7 10:27

相关推荐阅读
用户606004 2011-09-26 18:18
verilog 中文件输入/输出任务
系统函数$fopen用于打开一个文件,并还回一个整数指针.然后,$fdisplay就可以使用这个文件指针在文件中写入信息,写完后,则可以使用$fclose系统关闭这个文件 例如: integer w...
用户606004 2011-09-23 17:44
VCC、VDD、VEE、VSS的区别
电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那? 一、解释 VCC:C=circuit 表示电路的意思, 即接入电路的电压 VDD:D=devic...
用户606004 2010-05-23 02:21
使用全局和第二全局时钟资源来减小clock skew(zz)
常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等。-- IBUFG即输入全局缓冲,是与专用全...
用户606004 2010-05-21 23:52
《ASIC中异步时序设计》学习笔记
1.“结绳法” <?xml:namespace prefix = v />    “结绳法”关键是将信号结绳以后,使其保持了足够长的时间,以便另一个时钟可以正确地采样。    其中,Plu...
用户606004 2010-05-04 14:04
XILINX ISE的物理综合与优化
摘自:XILINX的《设计性能:物理综合与优化》物理综合与优化流程<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:offic...
用户606004 2010-05-03 23:40
xilinx 版帖子汇总V1.1
<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /> 转载自:http://hi.bai...
EE直播间
更多
我要评论
1
4
关闭 站长推荐上一条 /3 下一条