最近要用到XILINX 的DDR IP核,是核生成器3.2版本的。
首先将所有文件都加入MODELSIM工程中,属性中也加入到对应目录,库文件也编译好了,这样所有的文件都能编译了。
然后点击“开始仿真”,在库选项加入对应库名称,不加不能通过,再点击“GBL”和测试程序的TB文件,MODELSIM自动退出,以为库没编译好,好几次编译还是如此。重装了MODELSIM也不行。想起原来仿真mig2.2版本的可以,也按如此的方法,也是如此现象,MODELSIM自动退出。
试了一下仿真MIG32_MEM(为DDR控制器顶层模块名),可以进行仿真,然后再仿真测试程序依然自动退出,很是恼火,2天也没解决问题。最后将DDR_MODEL的例化去掉,可以进行仿真,总算找到问题的原因,可能是MODELSIM 6.0不支持一些关键字,原来通过仿真用的是MODELSIM6.2,准备升级一下看是否能行。
如果哪位大虾知道原因,请告诉如何处理,呵呵。
文章评论(0条评论)
登录后参与讨论