原创 在SMPS应用中选择IGBT和MOSFET的比较

开关电源 (Switch Mode Power Supply；SMPS)
的性能在很大程度上依赖于功率半导体器件的选择，即开关管和整流器。虽然没有万全的方案来解决选择IGBT还是MOSFET的问题，但针对特定SMPS应
用中的IGBT 和 MOSFET进行性能比较，确定关键参数的范围还是能起到一定的参考作用。本文将对一些参数进行探讨，如硬开关和软开关ZVS
(零电压转换)
拓扑中的开关损耗，并对电路和器件特性相关的三个主要功率开关损耗—导通损耗、传导损耗和关断损耗进行描述。此外，还通过举例说明二极管的恢复特性是决定
MOSFET 或 IGBT导通开关损耗的主要因素，讨论二极管恢复性能对于硬开关拓扑的影响。 

SMPS的进展

一直以来，离线式SMPS产业由功率半导体产业的功率元件发展所推动。作为主要的功率开关器件IGBT、功率MOSFET和功率二极管正不断改良，
相应地也是明显地改善了SMPS的效率，减小了尺寸，重量和成本也随之降低。由于器件对应用性能的这种直接影响，SMPS设计人员必须比较不同半导体技术
的各种优缺点以优化其设计。例如，MOSFET一般在较低功率应用及较高频应用（即功率<1000W及开关频率≥100kHz）中表现较好，而
IGBT则在较低频及较高功率设计中表现卓越。为了做出真实的评估，笔者在SMPS应用中比较了来自飞兆半导体的IGBT器件FGP20N6S2
（属于SMPS2系列）和MOSFET器件 FCP11N60（属于SuperFET
产品族）。这些产品具有相近的芯片尺寸和相同的热阻抗RθJC，代表了功率半导体产业现有的器件水平。

导通损耗

除了IGBT的电压下降时间较长外，IGBT和功率MOSFET的导通特性十分类似。由基本的IGBT等效电路（见图1）可看出，完全调节PNP BJT集电极基极区的少数载流子所需的时间导致了导通电压拖尾（voltage tail）出现。

图1 IGBT等效电路

这种延迟引起了类饱和 (Quasi-saturation)
效应，使集电极/发射极电压不能立即下降到其VCE(sat)值。这种效应也导致了在ZVS情况下，在负载电流从组合封装的反向并联二极管转换到
IGBT的集电极的瞬间，VCE电压会上升。IGBT产品规格书中列出的Eon能耗是每一转换周期Icollector与VCE乘积的时间积分，单位为焦
耳，包含了与类饱和相关的其他损耗。其又分为两个Eon能量参数，Eon1和Eon2。Eon1是没有包括与硬开关二极管恢复损耗相关能耗的功率损耗；
Eon2则包括了与二极管恢复相关的硬开关导通能耗，可通过恢复与IGBT组合封装的二极管相同的二极管来测量，典型的Eon2测试电路如图2所示。
IGBT通过两个脉冲进行开关转换来测量Eon。第一个脉冲将增大电感电流以达致所需的测试电流，然后第二个脉冲会测量测试电流在二极管上恢复的Eon损
耗。

图2 典型的导通能耗Eon和关断能耗Eoff 测试电路

在硬开关导通的情况下，栅极驱动电压和阻抗以及整流二极管的恢复特性决定了Eon开关损耗。对于像传统CCM升压PFC电路来说，升压二极管恢复特
性在Eon (导通) 能耗的控制中极为重要。除了选择具有最小Trr和QRR的升压二极管之外，确保该二极管拥有软恢复特性也非常重要。软化度
(Softness)，即tb/ta比率，对开关器件产生的电气噪声和电压尖脉冲 (voltage spike)
有相当的影响。某些高速二极管在时间tb内，从IRM(REC)开始的电流下降速率(di/dt)很高，故会在电路寄生电感中产生高电压尖脉冲。这些电压
尖脉冲会引起电磁干扰(EMI)，并可能在二极管上导致过高的反向电压。

在硬开关电路中，如全桥和半桥拓扑中，与IGBT组合封装的是快恢复管或MOSFET体二极管，当对应的开关管导通时二极管有电流经过，因而二极管
的恢复特性决定了Eon损耗。所以，选择具有快速体二极管恢复特性的MOSFET十分重要，如飞兆半导体的FQA28N50F
FRFETTM。不幸的是，MOSFET的寄生二极管或体二极管的恢复特性比业界目前使用的分立二极管要缓慢。因此，对于硬开关MOSFET应用而言，体
二极管常常是决定SMPS工作频率的限制因素。

一般来说，IGBT组合封装二极管的选择要与其应用匹配，具有较低正向传导损耗的较慢型超快二极管与较慢的低VCE(sat)电机驱动IGBT组合
封装在一起。相反地，软恢复超快二极管，如飞兆半导体的StealthTM系列，可与高频SMPS2开关模式IGBT组合封装在一起。

除了选择正确的二极管外，设计人员还能够通过调节栅极驱动导通源阻抗来控制Eon损耗。降低驱动源阻抗将提高IGBT或MOSFET的导通
di/dt及减小Eon损耗。Eon损耗和EMI需要折中，因为较高的di/dt
会导致电压尖脉冲、辐射和传导EMI增加。为选择正确的栅极驱动阻抗以满足导通di/dt
的需求，可能需要进行电路内部测试与验证，然后根据MOSFET转换曲线可以确定大概的值 (见图3)。

图3  MOSFET的转移特性

假定在导通时，FET电流上升到10A，根据图3中25℃的那条曲线，为了达到10A的值，栅极电压必须从5.2V转换到6.7V，平均GFS为10A/(6.7V-5.2V)=6.7mΩ。

公式1 获得所需导通di/dt的栅极驱动阻抗

把平均GFS值运用到公式1中，得到栅极驱动电压Vdrive=10V，所需的
di/dt=600A/μs，FCP11N60典型值VGS(avg)=6V，Ciss=1200pF；于是可以计算出导通栅极驱动阻抗为37Ω。由于在
图3的曲线中瞬态GFS值是一条斜线，会在Eon期间出现变化，意味着di/dt也会变化。呈指数衰减的栅极驱动电流Vdrive和下降的Ciss作为
VGS的函数也进入了该公式，表现具有令人惊讶的线性电流上升的总体效应。

同样的，IGBT也可以进行类似的栅极驱动导通阻抗计算，VGE(avg) 和
GFS可以通过IGBT的转换特性曲线来确定，并应用VGE(avg)下的CIES值代替Ciss。计算所得的IGBT导通栅极驱动阻抗为100Ω，该值
比前面的37Ω高，表明IGBT GFS较高，而CIES较低。这里的关键之处在于，为了从MOSFET转换到IGBT，必须对栅极驱动电路进行调节。

传导损耗需谨慎

在比较额定值为600V的器件时，IGBT的传导损耗一般比相同芯片大小的600 V
MOSFET少。这种比较应该是在集电极和漏极电流密度可明显感测，并在指明最差情况下的工作结温下进行的。例如，FGP20N6S2 SMPS2
IGBT 和 FCP11N60
SuperFET均具有1℃/W的RθJC值。图4显示了在125℃的结温下传导损耗与直流电流的关系，图中曲线表明在直流电流大于2.92A后，
MOSFET的传导损耗更大。

图4 传导损耗直流工作

图5  CCM升压PFC电路中的传导损耗

不过，图4中的直流传导损耗比较不适用于大部分应用。同时，图5中显示了传导损耗在CCM
(连续电流模式)、升压PFC电路，125℃的结温以及85V的交流输入电压Vac和400
Vdc直流输出电压的工作模式下的比较曲线。图中，MOSFET-IGBT的曲线相交点为2.65A
RMS。对PFC电路而言，当交流输入电流大于2.65A RMS时，MOSFET具有较大的传导损耗。2.65A
PFC交流输入电流等于MOSFET中由公式2计算所得的2.29A RMS。MOSFET传导损耗、I2R，利用公式2定义的电流和MOSFET  
125℃的RDS(on)可以计算得出。把RDS(on)随漏极电流变化的因素考虑在内，该传导损耗还可以进一步精确化，这种关系如图6所示。

图6  FCP11N60(MOSFET): RDS(on)随IDRAIN和VGE的变化

一篇名为“如何将功率MOSFET的RDS(on)对漏极电流瞬态值的依赖性包含到高频三相PWM逆变器的传导损耗计算中”的IEEE文章描述了如
何确定漏极电流对传导损耗的影响。作为ID之函数，RDS(on)变化对大多数SMPS拓扑的影响很小。例如，在PFC电路中，当FCP11N60
MOSFET的峰值电流ID为11A——两倍于5.5A (规格书中RDS(on) 的测试条件) 时，RDS(on)的有效值和传导损耗会增加5％。

在MOSFET传导极小占空比的高脉冲电流拓扑结构中，应该考虑图6所示的特性。如果FCP11N60
MOSFET工作在一个电路中，其漏极电流为占空比7.5%的20A脉冲 (即5.5A
RMS)，则有效的RDS(on)将比5.5A（规格书中的测试电流）时的0.32欧姆大25%。

公式2  CCM PFC电路中的RMS电流

式2中，Iacrms是PFC电路RMS输入电流；Vac是 PFC 电路RMS输入电压；Vout是直流输出电压。

在实际应用中，计算IGBT在类似PFC电路中的传导损耗将更加复杂，因为每个开关周期都在不同的IC上进行。IGBT的VCE(sat)不能由一
个阻抗表示，比较简单直接的方法是将其表示为阻抗RFCE串联一个固定VFCE电压，VCE(ICE)=ICE×RFCE+VFCE。于是，传导损耗便可
以计算为平均集电极电流与VFCE的乘积，加上RMS集电极电流的平方，再乘以阻抗RFCE。

图5中的示例仅考虑了CCM PFC电路的传导损耗，即假定设计目标在维持最差情况下的传导损耗小于15W。以FCP11N60
MOSFET为例，该电路被限制在5.8A，而FGP20N6S2 IGBT可以在9.8A的交流输入电流下工作。它可以传导超过MOSFET 70%
的功率。

虽然IGBT的传导损耗较小，但大多数600V IGBT都是PT (Punch Through，穿透) 型器件。PT器件具有NTC
(负温度系数)特性，不能并联分流。或许，这些器件可以通过匹配器件VCE(sat)、VGE(TH) (栅射阈值电压)
及机械封装以有限的成效进行并联，以使得IGBT芯片们的温度可以保持一致的变化。相反地，MOSFET具有PTC
(正温度系数)，可以提供良好的电流分流。

关断损耗 —问题尚未结束

在硬开关、钳位感性电路中，MOSFET的关断损耗比IGBT低得多，原因在于IGBT 的拖尾电流，这与清除图1中PNP
BJT的少数载流子有关。图7显示了集电极电流ICE和结温Tj的函数Eoff，其曲线在大多数IGBT数据表中都有提供。这些曲线基于钳位感性电路且测
试电压相同，并包含拖尾电流能量损耗。

图7 本图表显示IGBT的Eoff随ICE及Tj的变化

图2显示了用于测量IGBT Eoff的典型测试电路， 它的测试电压，即图2中的VDD，因不同制造商及个别器件的BVCES而异。在比较器件时应考虑这测试条件中的VDD，因为在较低的VDD钳位电压下进行测试和工作将导致Eoff能耗降低。

降低栅极驱动关断阻抗对减小IGBT
Eoff损耗影响极微。如图1所示，当等效的多数载流子MOSFET关断时，在IGBT少数载流子BJT中仍存在存储时间延迟td(off)I。不过，降
低Eoff驱动阻抗将会减少米勒电容 (Miller capacitance) CRES和关断VCE的
dv/dt造成的电流注到栅极驱动回路中的风险，避免使器件重新偏置为传导状态，从而导致多个产生Eoff的开关动作。

ZVS和ZCS拓扑在降低MOSFET 和
IGBT的关断损耗方面很有优势。不过ZVS的工作优点在IGBT中没有那么大，因为当集电极电压上升到允许多余存储电荷进行耗散的电势值时，会引发拖尾
冲击电流Eoff。ZCS拓扑可以提升最大的IGBT
Eoff性能。正确的栅极驱动顺序可使IGBT栅极信号在第二个集电极电流过零点以前不被清除，从而显著降低IGBT ZCS Eoff 。

MOSFET的 Eoff能耗是其米勒电容Crss、栅极驱动速度、栅极驱动关断源阻抗及源极功率电路路径中寄生电感的函数。该电路寄生电感Lx
(如图8所示)
产生一个电势，通过限制电流速度下降而增加关断损耗。在关断时，电流下降速度di/dt由Lx和VGS(th)决定。如果Lx=5nH，VGS(th)=
4V，则最大电流下降速度为VGS（th）/Lx=800A/μs。

图8  典型硬开关应用中的栅极驱动电路

总结

在选用功率开关器件时，并没有万全的解决方案，电路拓扑、工作频率、环境温度和物理尺寸，所有这些约束都会在做出最佳选择时起着作用。在具有最小
Eon损耗的ZVS 和
ZCS应用中，MOSFET由于具有较快的开关速度和较少的关断损耗，因此能够在较高频率下工作。对硬开关应用而言，MOSFET寄生二极管的恢复特性可
能是个缺点。相反，由于IGBT组合封装内的二极管与特定应用匹配，极佳的软恢复二极管可与更高速的SMPS器件相配合。

参考文献

1. Pittet,Serge and Rufer, Alfred “Analytical  analysis of Quasi-Saturation Effect in PT  and NPT IGBTs” PCIM Europe 2002 http://leiwww.epfl.ch/publications/pittet_rufer_pcim_02.pdf
   
   
2. Kolar, J.W., Ertl, H., and Zach, F.C.  (1998), “How to
   include the dependency of  the Rds(on) of power MOSFETs on the
   instantaneous value of the drain current into the calculation of the
   conduction losses of high-frequency three-phase PWM inverters”, IEEE
   Trans. Ind. Electronics, Vol. 45, No.3, pp. 369-375, June 1998
   
   
3. Stuart, T.A., and Shaoyan Ye (1994),“Computer simulation
   of IGBT losses in PFC circuits”, IEEE 4th Workshop on Computers in
   Power Electronics, pp.85-90, 1994
   
   
4. Masserant, B. and Stuart, T.A., (1996), “Experimental
   verification of calculated IGBT losses in PFCs”, IEEE Transactions on
   Aerospace and Electronic Systems, Vol. 32, No. 3,  pp. 1154-1158, July
   1996
   
   
5. Elasser, A., Parthasarathy, V., and Torrey, D. A. “A Study
   of the Internal Device Dynamics of Punch-Through and Nonpunch-Through
   IGBT's Under Zero-Current Switching”, IEEE Trans. on Power Electronics,
   Vol. 12 No. 1, pp 21-35, January 1997