原创 55nm创新方案让本土IC设计界为之一振

       （转载）时下，本土IC设计业内中小公司居多，怎么能和大公司竞争，怎么能不断发展壮大自己？这是摆在他们面前的严峻挑战。前不久，富士通半导体ASIC/COT业务市场部副经理刘哲在“2012深圳(国际)集成电路创新与应用展”的“IC制造和设计”论坛上的一番话可谓一针见血：“现在中国的IC设计公司大概有300多家，营业额在1000万美金以上的可能不到10%，在1亿美金以上的可能不到10家，总体来讲中国IC设计产业还不是很健全，同质竞争严重，缺乏创新。我研究了一下过去5年中统计的中国十大公司，发现5年都能上榜的大概只有5家，市场的优胜劣汰十分激烈。”

        刘哲及富士通半导体IP平台解决方案事业部副总经理安佛英明在“富士通半导体SoC设计和芯片代工解决方案”的演讲中介绍了富士通半导体为中小型IC设计公司量身定制的55nm最新设计和制造服务解决方案，让本土IC设计界为之一振。

        我们来看看本土IC厂商生存都面临着怎样的挑战呢？在竞争压力下，本土小型和微型IC厂商的生存空间令人堪忧，一缺资金、二缺平台、三缺资源。SoC设计的挑战最关键有两点：一是上市时间，二是成本。

    图一，SoC设计的三大挑战。

         按照刘哲的说法，富士通半导体为迎接这个挑战做好了准备，工艺制程、IP、设计三个方面都可以提供帮助。中小公司应该选择正确的工艺、有竞争力的IP及先进的设计方法，这是SoC成功的关键。富士通半导体很了解中国市场，在服务上保持着灵活的风格，确保客户更以满意的性价比实现先进的ASIC设计和制造。另外，从晶圆代工、IP授权、设计服务以及封装测试，强调的是一站式增值设计服务，可将客户的成本、风险、上市时间降至最低。

        其实，早在上世纪90年代，富士通半导体就在中国大陆开始推广ASIC方案和设计服务了，最初客户大多是通讯和网络IC公司。在2006年，富士通半导体又在中国开始推广其日本代工厂的COT服务，以便为中国客户提供90nm和65nm工艺的ASIC设计、IP、晶圆代工等多元化的服务，很多应用如卫星电视、CMMB等消费类应用芯片都是在富士通日本晶圆厂投片生产的（40nm以下设计是转由台积电代工）。从2008年开始起，富士通中国客户中消费类电子IC厂商的比重逐年升高。

        富士通半导体告诉客户，正确的工艺制程并不一定是最先进的工艺制程，符合本土IC公司承受能力、最有性价比、保证产品上市时间又降低成本才是合适的工艺制程。富士通半导体认为，55nm最适合中国IC设计公司。理由何在？一是消费类电子市场激烈竞争、客户的需求、竞争对手挑战的巨大生存压力；二是摩尔定律面临极限挑战，高端工艺前期投入巨大，中小设计公司可望而不可即；三是低功耗要求促使芯片设计者追逐最新的40nm和28nm工艺，但风险和投入巨大，因为这样的工艺和IP在投入和成熟度方面都在一定程度上阻碍了许多想法最终转变成硅片。

       富士通半导体说到做到，一下推出了两套创新的55nm工艺制程CS250L和CS250S，引起人们的高度关注。这些工艺制程可帮助中国便携消费类终端IC设计公司以65nm的成本水平实现功耗大幅降低、性能堪比40nm工艺的设计，对成本、上市时间和功耗极其敏感的消费终端ASIC设计意义非同小可。

        这两套工艺制程给了中国消费电子IC厂商更多的选择，他们不再急于冒进40nm节点，可实现接近的功耗，又能保护现有在65nm上的IP投资，NRE的费用仍像65nm一样能够承受，应该说非常适合中国国情。

        富士通半导体说，两套全新55nm工艺不仅仅是55nm工艺那么简单。它是基于65nm技术开发而成，可保护客户以往的投资。其中CS250L是基于对现有65nm后端工艺而优化的全新标准单元、SRAM，可使整体功耗降低20%，芯片面积则节省15%左右。最大特点是全套65nm IP不需要重新做移植，GDSII网表可以直接使用。

        可是，富士通半导体是怎么解决IP在65nm工艺制程下能用，而到了55nm时就要换基于55nm工艺IP的问题呢？原来，他们凭借在模拟IP方面多年的技术积累解决了这个问题。富士通的65nm工艺IP可以直接用于55nm工艺，极大地保护了客户投资。

 图二，富士通半导体的高质量IP轻松实现SoC。

         上述针对消费类终端的55nm创新工艺体现了富士通半导体在低功耗制程上所具备的优势，有接近40nm的功耗，同时还不会降低性能。这似乎有点天方夜谭！然而，富士通半导体和美国SuVolta的合作打破了人们的疑虑，他们开发的新制程使得“一半功耗、全部性能”变成了现实。

        富士通半导体还解决了过去CPU核心电压一直在1V左右居高不下的难题。使电压阈值下降至0.4V左右，相比目前常用SRAM最低0.7V左右的工作电压减少了40%左右。这为智能手机、平板电脑等最大的问题——功耗和续航提供了很好的解决方案。

       "上市时间是消费类终端芯片产品取得成功的最重要因素，而迅速地整合IP资源是达到这一诉求的关键。”像USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA、电源管理等经过严格评估和量产验证的IP，富士通半导体都可以提供。这些IP大部分都是富士通内部开发的，客户可以节省寻找各个IP的时间。从风险角度来讲，一旦芯片出现IP的质量问题，客户也无需为此而在各个IP供应商之间周旋。从成本角度，富士通半导体所提供的打包IP方案也会帮助节省客户初期的IP投入。

         富士通半导体灵活的商业模式对加快上市也很有用。从ASIC到COT之间有Pure ASIC、TGD ASIC、 Foundry+（DS,FTK）、Foundry+（IP Support）、Pure Foundry这五种服务模式可供客户选择。

          事实上，富士通半导体ASIC/COT部门在美国、欧洲、日本、新加坡、中国上海、香港都设有设计中心，实现了优势设计方法论、技术资源的共享，以便更好地为本地客户提供可直接面向制造的可靠设计服务。

图三，富士通半导体ASIC/COT全球的设计团队分布情况和大致服务流程。