原创 如何在电路设计中实现的阻抗匹配？

电路设计中如果驱动端输出阻抗是恒低,接收端阻抗是恒高的(稳态条件),用在驱动端串电阻和在接收端并电阻(阻值接近传输线特性阻抗)的方式进行匹配,则传输线实现了全匹配.这时传输线在驱动端面对的是输出阻抗为传输线特性阻抗的等效源阻抗,末端面对的是与传输线特性阻抗相同的负载(包括器件输入阻抗),从传输线任一点向任一方向看去输入阻抗都是一样的,所以线上不存在反射波,也没有多次反射发生，否则会有多次反射发生,使某些频率分量的幅度发生改变,造成波形失真,出现信号完整性问题.<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />