原创 Xilinx FPGA入门连载47：FPGA 片内RAM实例之功能概述

 2016-1-19 22:14  917 6 6 分类: FPGA/CPLD 文集: FPGA入门

Xilinx FPGA入门连载47：FPGA 片内RAM实例之功能概述

配套例程和更多资料下载链接：

http://pan.baidu.com/s/1jGjAhEm

该工程实例内部系统功能框图如图所示。我们通过IP核例化一个RAM，定时遍历写入其所有地址的数据，然后再遍历读出所有地址的数据。通过ISE集成的在线逻辑分析仪chipscope，我们可以观察FPGA片内RAM的读写时序。

本实例工程模块层次如图所示。

● Pll_controller.v模块产生FPGA内部所需时钟信号。

● Ram_test.v模块例化FPGA片内RAM，并产生FPGA片内RAM读写地址和控制信号，定时遍历读写RAM中的数据。

● Chipscope_debug.cdc模块引出RAM的读写控制信号和地址、数据总线，通过chipscope在ISE中在线查看RAM的读写时序。

xilinx fpga入门

登录后参与讨论

相关推荐阅读

特权ilove314 2016-06-26 22:11: 例说FPGA连载4：FPGA语言与厂商介绍; 例说FPGA连载4：FPGA语言与厂商介绍特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1c0nf6Qc Verilog与VHDL 说到FP...

特权ilove314 2016-06-23 21:26: 例说FPGA连载3：FPGA与其它主流芯片的比较; 例说FPGA连载3：FPGA与其它主流芯片的比较特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1c0nf6Qc FPGA、ASIC和ASSP...