原创 Xilinx FPGA入门连载55:FPGA 片内异步FIFO实例之功能概述

2016-3-6 21:33 896 9 9 分类: FPGA/CPLD 文集: FPGA入门

Xilinx FPGA入门连载55FPGA 片内异步FIFO实例之功能概述

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1jGjAhEm

20160306213211844001.jpg

 

1 功能概述

         该工程实例内部系统功能框图如图所示。我们通过IP核例化一个异步FIFO,这个FIFO的读写时钟频率不同,并且读写位宽也不同。定时对这个异步FIFO写入数据,然后再读出所有数据。通过ISE集成的在线逻辑分析仪chipscope,我们可以观察FPGA片内异步FIFO的读写时序。

20160306213219713002.jpg

 

2 模块划分

         本实例工程模块层次如图所示。

20160306213224396003.jpg

  Pll_controller.v模块产生FPGA内部所需时钟信号。

  fifo_test.v模块例化FPGA片内FIFO,并产生FPGA片内FIFO读写控制信号和写入数据,定时读出FIFO中的数据。

  Chipscope_debug.cdc模块引出FIFO的读写控制信号和地址、数据总线,通过chipscopeISE中在线查看FIFO的读写时序。

 

 

 

 

文章评论0条评论)

登录后参与讨论
我要评论
0
9
1
2
3
4
5
6
7
8
9
0
关闭 站长推荐上一条 /4 下一条