文章
首页 我的博文
用户104914 2012-10-29 15:53
modelsim 仿真锁相环,时序仿真没有输出
同样的工程,在进行功能仿真的时候结果正确,在进行时序仿真的时候,没有输出结果。下面提示Note : PLL was reset。不知道是什么个意思 ...
用户104914 2009-10-11 12:52
modelsim功能仿真正确,时序仿真没有输出
源文件和测试文件如下:请大家给出解决办法 module pipeline_add(a,b,cin,cout,sum,clk); input a,b; input clk,cin; output sum; output cout; reg tempa, ...
关闭 站长推荐上一条 /2 下一条