-
用户122005
2007-11-22 21:45
-
学习记录（二）
-
1，端口定义，除了要声明输入，输出还是双向端口外，还要声明其数据类型，是WIRE还是REG，，如果没有声明，默认为WIRE型。 输入和双向端口不能声明为REG型 ...
-
-
用户122005
2007-11-21 21:19
-
Verilog HDL学习记录（一）
-
看书的理解情况，简单记录以下吧。可能会很浅薄，只为自己做个笔记了。 Verilog HDL的历史，就不记了。 （1）Verilog程序由模块构成 ，module和endmoudule ...
-
-
用户122005
2007-11-20 17:22
-
为了学习FPGA开此blog以记录学习历程
-
以前搞过51单片机，玩过一些跑马灯，读写24C02之类的小程序，也没怎么应用开发过项目，觉得搞的没劲。 首先说一下我为什么选择FPGA， 首先，面对目前A ...
-
关闭
站长推荐
/1 
