ruanwentao的文章-第5页-面包板社区

 

文章

首页 我的博文

ruanwentao 2009-8-4 07:58: 为FPGA软处理器选择操作系统; 来源 CEPARK网站 http://www.cepark.com/Index.html 引言　　操作系统能够提高可移植性，并提供多种经过测试的抽象层，服务层和应用 ...; 1336 1 0 1

ruanwentao 2009-8-4 07:57: 用内部逻辑分析仪调试FPGA; 来源 CEPARK网站 http://www.cepark.com/Index.html 推动 FPGA 调试技术改变的原因　　进行硬件设计的功能调试时，FPGA的再编程能 ...; 1166 1 0 1

ruanwentao 2009-8-4 07:56: FPGA器件的在线配置方法; 来源 CEPARK网站 http://www.cepark.com/Index.html 作者北方工业大学王玉花郭书军葛纫秋出处《单片机与嵌入式系统应用》摘要：介绍基于SRAML ...; 1947 1 0 1

ruanwentao 2009-8-4 00:44: VHDL编码中面积优化探讨; 来源 CEPARK电子网 http://www.cepark.com/Index.html # 1 引言　　 VHDL (Very-High-SpeedIntegrated Circuit Hardware DescriptionLang ...; 1642 2 0 2

ruanwentao 2009-8-4 00:43: 一种高档FPGA可重构配置方法; 基于软件无线电的某机载多模式导航接收机能较好地解决导航体制不兼容对飞行保障区域的限制，但由于各体制信号差异较大，各自实现其硬件将相当 ...; 2166 1 0 1

ruanwentao 2009-8-4 00:43: 多节点大容量FPGA系统的远程升级方法; 来源 CEPARK电子网 http://www.cepark.com/Index.html # 引言　　多节点系统，在目前的很多电子系统应用场合都可 ...; 2218 1 0 1

ruanwentao 2009-8-4 00:42: 基于FPGA直接数字频率合成两种控制电路设计; 来源 CEPARK电子网 http://www.cepark.com/Index.html # 一．概述　　频率合成主要有三种方法：直接模拟合成法、锁相环合成法和直 ...; 1636 0 0 0

ruanwentao 2009-8-4 00:41: GE Fanuc PLC在船舶货控系统中的应用; 来源 CEPARK电子网 http://www.cepark.com/Index.html # 作为全船检测报警系统中最重要的子系统之一，我们的货控系统全部基于 GE 的控制产品，采用先 ...; 2291 2 0 2

ruanwentao 2009-8-4 00:41: 采用FPGA解决通信接口问题; 来源 CEPARK电子网 http://www.cepark.com/Index.html # 引言　　在过去两年里，用于消除IC、电路板和系统之间数据传输瓶颈的 ...; 1777 1 0 1

ruanwentao 2009-8-4 00:40: Stratix II FPGA系统电源设计; 引言　　 Stratix II是ALTERA公司生产的一款高性能 FPGA 器件。它采用TSMC的90 nm低k绝缘工艺技术生产，等价 ...; 1461 1 0 1

ruanwentao 2009-8-4 00:39: 片上系统设计中的事务级建模方法; 来源 CEPARK电子网 http://www.cepark.com/Index.html # 1 系统级设计与验证简介　　片上电子系统的速度和复杂 ...; 1242 1 0 1

ruanwentao 2009-8-4 00:38: 同步数字复接的设计及其FPGA实现; 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用 ...; 1778 1 0 1

ruanwentao 2009-8-4 00:38: Stratix III FPGA与Xilinx Virtex-5：体系结构和性能对比; 来源 CEPARK电子网 http://www.cepark.com/Index.html # 芯片制造商对提高器件性能、降低功耗有着不懈的追求，使得65nm工艺节点面 ...; 2250 1 0 1

ruanwentao 2009-8-4 00:37: 基于FPGA的DDS设计; 初始频率设置为7.3682307MHz，系统频率为100MHz，根据 DDS 输出频率公式能计算出相位累加字：　　其中f为DDS输出频率；fclk为D ...; 1849 2 2 4

ruanwentao 2009-8-4 00:36: 电信应用基于FPGA的功耗优化解决方案; 引言　　针对中心机房功耗越来越大的问题，某些电信运营商制定了采购设备功耗每年降低20%的目标。半导体是功耗问题的关键所在，其 ...; 1883 1 0 1

1 2 3 456 7 8 9 10 ... 14 / 14 页下一页

关闭站长推荐

上一条

/3

下一条