huotingtu_505472073的文章-第4页-面包板社区

 

文章

首页 我的博文

huotingtu_505472073 2010-11-26 12:57: 【转】VHDL中Loop动态条件的可综合转化; 引言 VHDL是一种硬件描述语言，于1983年被IEEE制定为国际标准IEEE1076。近年来国内引进和出版了不少教材，使其在国内得到迅速推广。由于VHDL最 ...; 1521 6 0 6

huotingtu_505472073 2010-11-26 12:57: 【转】锁存器 vhdl源程序; 锁存器 vhdl Library IEEE ; use IEEE.std_logic_1164.all ; ENTITY latchinf IS PORT ( enable, data : IN BIT; q : OUT BIT ); END latchinf; ARCHITE ...; 1808 7 0 7

huotingtu_505472073 2010-11-26 12:56: 【转】8位总线收发器74245 vhdl源程序; --8位总线收发器：74245 vhdl -- Octal Bus Transceiver -- This example shows the use of the high impedance literal 'Z' provided by std_logic. -- The ...; 1572 5 0 5

huotingtu_505472073 2010-11-26 12:55: 【转】并串转换之VHDL 源程序; 昨天在论坛上看到有人帖出了他写的并串转换VHDL代码，但是他自己说有问题，但是不知道怎么改。我大概看了一下，发现思路还是比较乱的。于是就写下了我自己 ...; 2146 5 0 5

huotingtu_505472073 2010-11-26 12:54: 【转】三人表决器 vhdl源程序; --三人表决器（三种不同的描述方式） vhdl -- Three-input Majority Voter -- The entity declaration is followed by three alternative architectures whic ...; 2301 7 0 7

huotingtu_505472073 2010-11-26 12:53: 【转】通用寄存器 vhdl源程序; 通用寄存器 vhdl -- Universal Register -- This design is a universal register which can be used as a straightforward storage register, a bi-directiona ...; 1655 7 0 7

huotingtu_505472073 2010-11-26 12:52: 【转】VHDL设计中电路优化问题; 近年来，随着集成电路技术和EDA技术的不断发展，集设计、模拟、综合和测试功能为一体的VHDL语言，已作为IEEE标准化的硬件描述语言。由于其在语法和风格上类似于 ...; 1226 5 0 5

huotingtu_505472073 2010-11-26 12:51: 【转】VHDL LATCH的产生; 在VHDL的表述逻辑的PROCESS中,如果一个信号被条件调用或者,有信号在付值语句右侧出现,而这些信号又没有在敏感表中,则输出信号会形成 LATCH.对输入信号很多的逻 ...; 1989 9 0 9

huotingtu_505472073 2010-11-26 12:50: 【转】带进位加法器之VHDL描述; 学过VHDL的人都知道，VHDL是提供了操作符“＋”，而且在很多情况下，我们是可以直接用这个加操作符的。但是，VHDL提供的加法操作只能给出 “和”，却无法给 ...; 1304 11 0 11

huotingtu_505472073 2010-11-26 12:50: 【转】4位乘法器vhdl程序; 4位乘法器,vhdl -- --------------------------------------------------------------------------------/ -- DESCRIPTION : Signed mulitplier: -- A (A) in ...; 1480 6 0 6

huotingtu_505472073 2010-11-26 12:49: 【转】4位除法器vhdl程序; 4位除法器,vhdl -- -- --------------------------------------------------------------------------------/ -- DESCRIPTION : Signed divider -- A (A) inp ...; 1939 8 0 8

huotingtu_505472073 2010-11-26 12:48: 【转】利用FPGA驱动LCD显示中文字符“年”的VHDL程序; --文件名：lcd_driver.vhd。 --功能：FGAD驱动LCD显示中文字符“年”。 --最后修改日期：2004.3.24。 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.ST ...; 1585 9 0 9

huotingtu_505472073 2010-11-26 12:47: 【转】双向数据转换器的VHDL程序设计; 摘　要：VHDL(超高速集成电路硬件描述语言)目前在电子设计领域得到了广泛应用。本文介绍了使用VHDL语言实现CPLD设计的方法，并以此方法在ALTERA公司的CPLD器 ...; 1692 6 0 6

huotingtu_505472073 2010-11-26 12:47: 【转】ADC0809 VHDL控制程序; --文件名：ADC0809.vhd --功能：基于VHDL语言，实现对ADC0809简单控制 --说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟信号，这里由FPGA的系 --统时钟 ...; 1547 4 0 4

huotingtu_505472073 2010-11-26 12:46: 【转】cpld与PC机通讯vhdl代码; --功能:实现cpld与pc机通讯 --原理:模拟232的发送时序每次发送10bits,一个开始位,八个数据位,一个停止位. --波特率:9600bps --环境:cpld器件:epm7128stc100-10, ...; 1034 6 0 6

1 2 345 6 7 8 9 10 ... 91 / 91 页下一页

关闭站长推荐

上一条

/2

下一条