-
用户1631420
2011-3-11 19:57
-
DDS
-
接着上回。这次是rtl视图。 这是我初步设计的RTL级视图。 3个模块，一个用ALTERA自带的PLL生成的时钟频率。 一个累加器和加法器，一个存储正弦 ...
-
-
用户1631420
2011-3-8 09:53
-
直接数字频率合成器
-
也许每一个学习fpga的同鞋 都要去自己做一个dds，怎么说呢，dds算法很简单，用一个频率控制字节在输入时钟驱动下累加，输出，在以这个结果做为 ...
-
-
用户1631420
2011-2-18 21:51
-
起点
-
新的一年开始了。。 我的fpga之旅也随之展开，刚开始学，还有点摸不清头脑，很喜欢特权老师那句话 永远忠于年轻时的梦想！ ...
-
-
用户1631420
2011-2-18 21:51
-
年过完啦~
-
年差不多过完了，大学一个同学借着出差昨天过来西安，找了几个一起吃饭，喝酒 打麻将。 巧的是昨天在深圳的大学同学也聚会，我们2个不同地点的2个聚会，互相 ...
-
-
用户1631420
2011-2-18 21:50
-
转用matlab生成mif文件
-
用MATLAB生成QUARTUS II的*.mif 做设计时经常要调用芯片内存。特别对于 ROM ，内存的初始化就显得比较重要。当然你完全可以手工在 QUART ...
-
-
用户1631420
2011-2-18 21:50
-
洛阳，我又来了。
-
刚过完15，马上又要出差去洛阳了。 去年也差不多是这个时候，去的洛阳。 学习只能先停停了。 带上几本书，背上包，洛阳，我来了！ ...
-
关闭
站长推荐
/3 
