-
用户232776
2009-11-3 20:35
-
占空比为1:1的2的幂次分频电路 VHDL
-
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CLK_DIV IS PORT(CLK:IN STD_ ...
-
-
用户232776
2009-11-1 20:41
-
任意倍数的分频器的VHDL描述
-
--1000分频器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; ENTITY clkdiv IS ...
-
-
用户232776
2009-10-29 16:23
-
FPGA验证技术
-
第一编 验证的重要性 验证,顾名思义就是通过仿真、时序分析、上板调试等手段检验设计正确性的过程,在FPGA/IC开发流程中,验证主要包括功能验证和 ...
-
-
用户232776
2009-10-28 11:48
-
时钟偏移 clock skew 学习笔记
-
看了一篇论文才搞清楚clock skew的问题,详细内容见论文,以下写点要点: 1、什么是clock skew? 由于时钟线长度及负载不同,会导致时钟信号到达相邻 ...
-
关闭
站长推荐
/3