用户247615的文章-面包板社区

 

文章

首页 我的博文

用户247615 2010-3-31 23:55: HAL的不同方式访问字符器件的空间开销简单比较.(Nios II); Unix类型 #include "system.h" #include "fcntl.h" #include "unistd.h" int main(void) { int fd; // file descriptor char msg ...; 1729 5 0 5

用户247615 2010-3-31 02:20: sizeof()和strlen()的区别.(C); #include stdio.h int main(void) { char msg = "Hello Nios!"; printf("strlen(msg) = %ld", strlen(msg)); return 0; } st ...; 1178 2 0 2

用户247615 2010-3-31 02:20: PS/2.(接口); 图1. Female connector 接口映射表 Pin 1 +DATA Data Pin 2 Not connected Not connected* 保留* Pin 3 GND Ground ...; 1303 2 0 2

用户247615 2010-3-30 19:45: 七段数码管译码器.(Verilog); 1. 七段数码管的lookup table module SEG7_LUT ( input iDIG, output reg oSEG ); always@(iDIG) begin case(iDIG) 4'h1 ...; 4730 4 0 4

用户247615 2010-3-30 01:31: NIOS 设计从入门到精通.(Nios II).(资料); SOPC技术联盟发布的资料, 内容很翔实. 推荐大家下载参考. 下载; 1306 2 0 2

用户247615 2010-3-28 19:51: 使用七段数码管.(Multisim); 共阴 common cathode 共阳 common anode; 3042 2 0 2

用户247615 2010-3-23 01:04: 本博客地址迁移.(公告); 迁移至： http://yuphone.cnblogs.com/; 866 1 0 1

用户247615 2010-3-23 01:04: Nios II IDE开发流程总结.(Nios II); 注: 以下所贴图片从Altera在线技术培训课程中截取.; 1201 2 0 2

用户247615 2010-3-22 21:33: 配置双ip上网.(Windows); 在不同场所上网，需要切换不同的ip。起初本人是手动填写，非常麻烦。后来发现，在Windows的TCP/IP设置中，利用"备用配置"即可实现双ip自动寻址。操作如下 ...; 1934 2 0 2

用户247615 2010-3-21 21:01: 七段数码管动态显示IP的研究及设计.(Nios II)(SOPC Builder); 这两个礼拜整理的，欢迎大家抓虫。; 2053 3 0 3

用户247615 2010-3-21 10:50: 移位运算与除法运算.(Verilog); 本人在写分频器时，反复修改编译，发现：右移运算比直接除法运算浪费资源。举例：运算符分频倍数消耗资源 N1 50 M 52(27) ...; 1941 1 0 1

用户247615 2010-3-20 23:55: FSM状态的描述.(Verilog).(FSM); 一. 方法 1. 直接使用整数码描述 ... reg moore_state; always @ (moore_state) begin case (moore_state) 0: ...; 1: ...; ...; 1142 2 0 2

用户247615 2010-3-19 18:32: 交换排序.(C); 基本思想：每次都将当前元素与其后元素一一比较并交换。 exchangeSort.c / C void exchangeSort(int array array ) { ...; 1288 1 0 1

用户247615 2010-3-17 01:29: MOS开关.(Verilog); 一. MOS开关 1. NMOS 源极(d)接Gnd 一般情况下，可认为晶体管受栅极(g)电平V G 的控制(control). 1). V G =H，源极(s)与漏极(d)接通; 2 ...; 3071 2 1 3

用户247615 2010-3-14 20:30: Motorala推荐的Verilog代码规范.(Verilog).(翻译); 一. 文件命名规则 1: 每个文件中只包含一个设计单元理由: 便于修正. 规则 2: 文件命名协定设计单元名称.扩展名理由: 便于理解设计单元 ...; 2764 2 0 2

12 / 2 页下一页

关闭站长推荐

上一条

/5

下一条