最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户343091
文章：1 阅读：848 评论：0 赞：0
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
文章
首页 我的博文
用户343091 2011-7-3 23:10
两段式DS1820 verilog的实现
    写DS1820的时候发现网上的都是一段式状态机，就想写一个两段式的，可是花了一个星期才写好，编译的时候总是有组合环合锁存器的警告，怎么都去不掉，一直 ...
查看更多
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文